作者fullspectrum (要多多加油呀)
看板Electronics
標題Re: [討論] 在pll鎖相迴路中,其中pfd的dead zone
時間Fri May 20 19:35:11 2005
※ 引述《[email protected] (愛電音嚴禁廣high)》之銘言：
: ※ 引述《[email protected] (哈哈哈)》之銘言：
: : pfd相位頻率檢知器
: : 其dead zone代表什麼意ㄙㄚ
: : 還有dead zone的中文翻譯是什麼
: : 謝謝各位大大
: 簡單的說
: 當reference clk跟feedback clk的phase error < dead zone時
: PFD就會當作PLL已經lock了
: 事實上是還沒,有可能過一段時間又失鎖了
如果pll已經locked之後又unlock
我想應該是系統的問題
一般來講dead zone跟charge pump的up跟dn current之間的mismatch
是影響到了在pll在lock之後
其reference和clock之間的static phase error的大小
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 203.204.63.130