作者pickpocket (忘了)
看板Electronics
標題[問題] 請問T25HVG2製程strap dummy問題
時間Wed Sep 11 20:12:13 2013
小弟不才，最近在Layout T25HVG2製程時遇到DRC rule的問題，
rule名稱是HVLUP.7說:strap dummy 必須畫在I/O HV MOS 跟內部電路
之間，請問各位高手大大如何畫strap dummy?
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 140.120.90.130