※ 引述《kelvin800514 (KKKK)》之銘言： : 小弟是碩一新生 : 自以為電子學念的很熟，沒想到每次去找教授每次都被問倒Orz : 真為前途感到憂愁...... : --------------------抱怨結束--------------------- : 上次被教授問到為何差動對要接尾電流源 : 我回答了Razavi書上寫的"為了維持穩定的輸出共模位準" : 前提是要有很準的尾電流 : 但教授畫了一張圖給我 : http://ppt.cc/nRz8 : 教授說如果可建立很精準的電壓源（如同可建立精準的電流源一般） : 這樣的結構豈不是一樣有穩定的輸出共模位準？ : 且輸出訊號擺幅還更大！！ : 這時我就無言了，感覺很有道理！ : 揪竟為何差動對要接尾電流呢？ 其實你真的代數值去算一下就會發現問題在哪裡了 1. 考慮真實電路，Rd通常都會用Active Load(saturate PMOS)來做 以達到High Gain的目的，此時NMOS的輸出阻抗約是數個Meg Ohm 這時只要你給的偏壓點VDC稍微偏移2%，此時偏移量 x Gain就會 讓NMOS處於全開或全關的狀態，想當然電路就不能動作了，即使 你的BIAS VDC給得很準，事實上MOS在製作過程當中也會有製程 偏移，每顆MOS的Vth也都會有些微變化，Vth跟Vbias沒法完全Match 結果 ==> 你永遠沒辦法找到一個準確的DC Vbias讓電路在量產時 "大多數"的電路都處於可以正常工作的狀態(良率很低) 2. 若你是用尾電流來代替外給偏壓Vbias，此時MOS本身的Vth作用就會 像是偏壓源Vbias一樣，你灌多少電流進去，他就會保證操作在你給 的電流條件下，電流值誤差?偏20%都還是可以運作。Vth mismatch? OK啦，只要接上負回授保證你的input pair還是可以運作在正常工作 範圍，相對於給定V Bias的Input Pair，給尾電流的input Pair超級 好養，只要你給定的參考電流處在一個還算合理的區間(ex: 0.5uA ~ 20uA)，保證你的電路肯定能動，事實上你可以去跑跑模擬，就會發現 找到一個可以運作的V Bias(VDC)是多困難的事，更別說量產時每顆MOS Vth都會不一樣了，一個是調半天才有Golden Sample(Vbias)，一個是 隨便做隨便跑(Current Bias)，這樣子差異還不明顯嗎? --

※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 114.45.175.231