※ 引述《burt800602 (123456789)》之銘言： : 爬了很多文，也看了很多人的寫法，但是多少會有點差異，想請問到底哪種寫法才是正確 : 的.... : 我跑的圖為雙端輸入的差動，且為雙端輸出op放大器 : 以下是我的幾種寫法: : h參數為0.9V : 1. : vdd vdd dc 1.8v ac 1 : .ac dec 10 1 2G : vin1 vin1 0 'h' ac=0v : vin2 vin2 0 'h' ac=0v : .probe ac vdb(vout1,vout2) : 2. : vdd vdd dc 1.8v ac 1v(這邊多了V) : .ac dec 10 1 2G : vin1 vin1 0 'h' ac=0v : vin2 vin2 0 'h' ac=0v : .probe ac vdb(vout1,vout2) : 3. : vdd ac 1 : .ac dec 10 1 2G : vin1 vin1 0 'h' ac=0v : vin2 vin2 0 'h' ac=0v : .probe ac vdb(vout1,vout2) : 4. : vdd ac 1v(多V) : .ac dec 10 1 2G : vin1 vin1 0 'h' ac=0v : vin2 vin2 0 'h' ac=0v : .probe ac vdb(vout1,vout2) : 請問到底哪種才是正確的......還是說都是錯的ORZ... : 我跑出來的值為-15x db，(增益為83db)，請問PSRR為什麼是負的.... : PSRR不是越高越好嗎，(而且應該增益越大數值越大?)， 還是我設計太鳥了... 如果就跑模擬來說我看過比較嚴謹的跑法是同一個OP寫成兩個不同的.subckt 這兩組subckt的VDD要分開來 其中一組VDD是接DC值 輸入接差動訊號測Av 另外一組VDD除了DC值之外也要掛上交流訊號 輸入接到共模電壓(Vcm)測Add 然後把這兩個參數處理之後你就能看到PSRR的頻率響應了 (dB值用相減，沒取dB用相除) 至於要如何把交流訊號跟DC值寫在一起就看個人習慣了... 就我來說原po文章裡面1~4的寫法我都沒用過 XD 按照原po的敘述 如果沒有錯誤 你設計的PSRR應該是83-(-15)=98dB 算是OK的設計 當然PSRR也有真實的測試方法也可以在模擬中實現出來 詳細的觀念推薦原PO可以去看Allen Holberg寫的CMOS Analog Circuit Design 我手邊的是第二版，OP的量測在ch6.6 --

※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 61.70.172.215