作者qeagle ()
看板Electronics
標題[問題] 由DATASHEET可以自製SPICE的模擬MODEL嗎?
時間Thu Jan 30 12:20:13 2014
誰有這方面的經驗.....
前提是網站沒有提供LIBRARY....只提供DATASHEET
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 220.141.116.166
1F：推 mmonkeyboyy:X! 寫信去要 不然可以要ibis 01/30 12:55
2F：→ mmonkeyboyy:要那樣反推的人 不容易 而且寫法也特別也不太準 01/30 12:55
3F：推 jfsu:不建議...因為完全不準。樓上，一般公司市不會給SPICE的model 01/30 15:13
4F：→ jfsu:有提供verilog的model，但...老實講...裡頭的數據全是照 01/30 15:15
5F：→ jfsu:datasheet上寫的數字。不過有些元件還是可以找得到SPICE檔 01/30 15:16
6F：→ jfsu:不過，那都是非常普通也泛用形的元件... 01/30 15:17
7F：推 mmonkeyboyy:pspice model會給 提供verilg model我還沒看過 01/30 20:47
8F：→ mmonkeyboyy:給你verilog不就是都給的意思嗎 還是你講的是verilogA 01/30 20:48
9F：推 mmonkeyboyy:給你verilog behavior都有了回家自synthesis就好了 01/30 20:53
10F：→ mmonkeyboyy:而且給你verilog也沒有timimg Q_Q 我看microchip有給 01/30 20:53
11F：→ mmonkeyboyy:PSPICE TI 有給 lt也有給 不過最常看到給ibis 01/30 20:55
12F：推 jfsu:我是做flash memory,我們會把產品的verilog model給客戶, 01/31 00:30
13F：→ jfsu:說穿了,就只是那顆客戶要的flash memory的behavior model 01/31 00:31
14F：→ jfsu:裡頭都是按照data sheet上寫的function與timing去做的~所以 01/31 00:32
15F：→ jfsu:run出來的數據都非常合spec.,function也都全過... 01/31 00:32
16F：→ jfsu:spice 的model不會給,我說的spice model是device 的 01/31 00:33
17F：→ jfsu:因為關係到製程,所以都不會給,如同CIC委託TSMC或UMC下線那樣 01/31 00:34
18F：→ jfsu:SPICE檔是不能公開出去(要簽保密協訂) 01/31 00:35
19F：→ jfsu:IBIS檔則是看客戶有沒有要做SI，如果有就會提供... 01/31 00:35
20F：→ jfsu:不過, IBIS的準確性也是值得懷疑...XD 01/31 00:36
21F：推 mmonkeyboyy:那一種的spice不給沒錯啦 但pspice的會提供 01/31 00:49
22F：→ mmonkeyboyy:給那種的就是裸奔 XD~ 對我來說 有.v很好了 01/31 00:49
23F：推 p23j8a4b9z:ibis其實都不太準了 很難去模擬 不過 也是只能用他啦 01/31 23:18