作者judn (恩恩)
看板Electronics
標題OP設計問題
時間Fri Feb 19 19:54:19 2016
各位大大您好 , 想請問下小弟用45nm做OP , VDD為0.9V , 我有用p/n type達到Input common mode做出0.2V or 0.7V , 倘若我想做到0.45 , 好像無法讓每個mos都sat. , 〈因為若用每個mos vth約0.45來算，還需加電流鏡overdrive voltage) , 有什麼方法達成嗎？
p.s.倘若我想在某一脈波時間，才使用此OP , 如何將開關加到OP中呢？我有問學長好像有switch OP電路，但我查都沒找到具體的電路圖，有人有經驗可提供一下嗎？先謝謝了!!!
-----
Sent from JPTT on my Asus ASUS_Z00ED.
--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 140.112.25.121
※ 文章網址: https://webptt.com/m.aspx?n=bbs/Electronics/M.1455882861.A.750.html
1F：推 cpyi: 兩個都是很好的問題 02/19 20:11
2F：→ cpyi: 電流鏡Vov要小這你應該知道 接下來Input Pair可以操作在 02/19 20:12
3F：→ cpyi: 非常Subthreshold的Region 02/19 20:12
4F：→ cpyi: 文章的話最近Solid state magazine有一篇很好的文章 02/19 20:14
5F：→ cpyi: Minimum Power in Analog Amplifying Blocks: Presenting a 02/19 20:14
6F：→ cpyi: Design Procedure, Sansen, W. 02/19 20:15
7F：→ cpyi: 念一下裡面有 02/19 20:15
8F：→ cpyi: Switch opamp就我所知最早之MICAS發展出來的 02/19 20:16
9F：→ cpyi: 用來解決超低電壓Switch Capacitor電路遇到的問題 02/19 20:16
10F：→ cpyi: 文章就是Switched-opamp: an approach to realize full CMOS 02/19 20:17
11F：→ cpyi: switched-capacitor circuits at very low power supply vol 02/19 20:17
12F：→ cpyi: tages, Crols, J. ; ESAT-MICAS, Katholieke Univ., Leuven, 02/19 20:17
13F：→ cpyi: Heverlee, Belgium ; Steyaert, M. 02/19 20:17
14F：→ cpyi: 給你參考看看 歡迎討論 02/19 20:18
15F：推 Baneling: 直接用rail-to-rail input stage吧 02/20 00:03
16F：→ bulcas: 1. 那就做 n+p type 阿 不一定要 rail to rail 02/20 03:16
17F：→ bulcas: 畢竟你的輸入範圍不一定是 full range 但是你的 VCM 做在 02/20 03:16
18F：→ bulcas: VDD/2，最簡單的方法就是用 n+p 一種 type 不夠你就用兩種 02/20 03:17
19F：→ bulcas: 另外低電壓/低電流的電路 基本上都是做在 subthreshold 02/20 03:18
20F：→ bulcas: region， Hspice 跑出來會寫 cutoff，次臨界很好用， 02/20 03:19
21F：→ bulcas: 請去瞭解它，他不像電子學講得那麼可怕。 02/20 03:19
22F：→ bulcas: 2. 最簡單的方法就是在你 mirror 到 OP 的 current mirror 02/20 03:20
23F：→ bulcas: 路徑上面加上一個 MOS 開關，GATE 用那個脈波控制 02/20 03:21
24F：→ bulcas: 也就是在你的 bias 電路上面加上開關，但要做在 OP 端 02/20 03:21
25F：→ bulcas: 當然你也可以連 bias 都關掉，但是有可能會有 initail 02/20 03:22
26F：→ bulcas: time 的問題，所以你可以考慮做在 OP 端就好 02/20 03:22
27F：推 Baneling: n+p type不就rail-to-rail的一種嗎 =.= ? 02/20 16:17
28F：推 cpyi: N+P的做法還是有問題吧 N要操作在>0.7 P要操作在<0.2 02/20 18:28
29F：→ cpyi: 兩個Region沒有Overlap喔 所以0.2~0.7是動不了的喔 02/20 18:29
30F：→ cpyi: 所以我覺得上面做法應該不Work 02/20 18:29
31F：→ cpyi: 還是要Input Pair在Subthreshold才可以 02/20 18:29
32F：推 zadarler: 在op前面做ㄧ個level shift 墊高input common mode 電 02/20 19:27
33F：→ zadarler: 壓 02/20 19:27
34F：推 cebelas: Body bias看看 有看過學長這樣做 02/20 19:39
35F：推 cpyi: 對 Body bias也是可以 有人這樣做沒錯 02/20 20:24
36F：推 jamtu: 強烈建議你說服老師input CM不要是0.45V 02/23 13:23
37F：→ jamtu: 把系統運用的要求搞清楚再下去做會比較好 02/23 13:24
38F：→ jamtu: 如果是要用在系統的OP，少創新，body用下去問題會很多 02/23 13:24
39F：→ jamtu: 另外OP要關掉把current mirror關掉就好，跟bulcas說的一樣 02/23 13:25