作者zzxcaa (hanmak)
看板Electronics
標題[問題] hspice看mos開關的阻抗
時間Tue Jan 22 21:41:01 2019
各位好
我有個p型n型mos互接而成的開關，想觀察不同size所示的阻抗大小
當p型gate端給VDDD，n型gate端給0v理論上電晶體關閉，Ron很大
我在hspice的輸入給個ac=1v Vcm=0.5v 串聯0v電壓源
再用ac=1v電壓除以不同頻率下流過0v電壓源的電流
可以得到不同頻率下所看到的輸入阻抗
然而此輸入阻抗實部大概只有幾百歐姆反而是虛部好幾M歐姆等級(DC頻率下)
和我下LX8的指令求出RN跟RP並聯的數值有出入
本身是有用過此方法單看一個理想rc並聯，看高頻的輸入實虛部阻抗，
和用手算出來的結果無差別。
但把此方法用在看mos開關，理論上很低的頻率看不太到虛部的部分
而且實部因為mos開關關閉要很大才對。
想問一下這樣的模擬方法正確嗎? 有甚麼盲點呢?
謝謝!!
--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 203.163.194.24
※ 文章網址: https://webptt.com/m.aspx?n=bbs/Electronics/M.1548164466.A.99D.html
1F：推 smartbit: Ac=1 怎麼可以看到DC呢？而且DC頻率下怎麼還有實部 虛 01/23 01:19
2F：→ smartbit: 部？ 01/23 01:19
3F：→ smartbit: 你的描述矛盾點太多了，而且看一個off switch input imp 01/23 01:20
4F：→ smartbit: edance ？ 01/23 01:20
5F：→ smartbit: Off switch drain current 只剩leakage part 01/23 01:21
6F：→ smartbit: Leakage current 你研究他的frequency response ？ 01/23 01:21
7F：推 smartbit: 而parasitic cap path 也無法看出來，因為gate 你給了fi 01/23 01:23
8F：→ smartbit: xed voltage 01/23 01:23
9F：→ zzxcaa: 我指的dc頻率是很低頻率的意思可能只有1k這樣不是指0 01/23 08:22
10F：→ zzxcaa: 我主要的問題是這樣的看法在很低頻率時看到的輸入阻抗為 01/23 08:25
11F：→ zzxcaa: 什麼是虛部很大實部不大 01/23 08:25
12F：→ zzxcaa: 主要是心血來潮，想說理論off swith 應該是要看到無限大 01/23 08:28
13F：→ zzxcaa: 的實部跟很小的虛部，但用這樣的看法卻是相反@@ 01/23 08:28
14F：→ zzxcaa: 如你所說只有leakage part除下來阻抗的確是很大沒錯 但跟 01/23 08:43
15F：→ zzxcaa: 我下Lx8看ro 的數值有出入 01/23 08:43
16F：→ zzxcaa: 結果 我把ac頻率掃低一點就看到無限大的實部了... 已解決 01/23 09:33