作者hipya ()
看板Electronics
標題[問題] LDO基本原理
時間Tue Mar 19 22:53:36 2019
不好意思 上網爬了一些介紹LDO的文章
我對於基本原理還是不懂...
我以最基本的PMOS架構來舉例好了
輸出會接回error amplifier的正端 負端接Vref電壓
假設Vout下降了 送回amplifier放大後 代表閘極電壓下降
所以此時PMOS驅動電流變大 然後PMOS的VDS壓降不是應該變更大嗎?
這樣不就導致Vout又會再變更低了?
目前一直卡在這個問題上
另外一個問題是PMOS不能操作在線性歐姆區的理由是什麼呢?
我只看到網路上的說法是閘極電壓會降到0 但也不知道原因
先謝謝各位了!
--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 49.158.140.143
※ 文章網址: https://webptt.com/m.aspx?n=bbs/Electronics/M.1553007219.A.A5F.html
1F：→ samm3320: 電流變大Vout會上升喔，PMOS電阻變小 03/19 23:19
2F：→ samm3320: 你的盲點在於誤以為PMOS電阻是固定的，但實際上電阻受ga 03/19 23:21
3F：→ samm3320: te電壓控制 03/19 23:21
4F：→ samm3320: 另外並沒有不能操作在歐姆區這回事 03/19 23:25
5F：→ samm3320: 電流需求大，面積又要小操作在歐姆區就是不錯的選擇 03/19 23:26
6F：→ smartbit: 用pmos電阻分析？ 03/20 00:10
7F：→ kameng: MOS G電壓下降>D電壓上升 03/20 01:07
8F：→ Libbymo: 我的想法拉..試想 當你的Vg下降的時候 Power transistor 03/20 01:21
9F：→ Libbymo: 需要時間反應 沒辦法瞬間提供那麼大的電流（所以傳統上需 03/20 01:21
10F：→ Libbymo: 要外部電容幫忙） 此時Vov上升讓Vds降 03/20 01:21
11F：→ Libbymo: 且電流增大也會使外部負載跨壓上升 03/20 01:21
12F：→ Libbymo: （初學 有誤請樓下更正..） 03/20 01:21
13F：→ Libbymo: 此外 通常LDO在未抽載時的mos約Vsg=|Vt| 通常在抽載過程 03/20 01:29
14F：→ Libbymo: 都會跑到triode 若一開始就讓這個mos全開等於你的Vg小於V 03/20 01:29
15F：→ Libbymo: dd很多 這樣Vg能跑的範圍理所當然會變小 03/20 01:29
16F：推 kk123: PMOS 驅動電流變大，再乘以分壓電阻以致於VOUT 上升。 03/20 07:48
17F：→ blacktea5: 你的盲點是把pmos當成固定阻抗 但實際上ldo壓降是固定 03/20 15:39
18F：→ blacktea5: 因為負回授。釐清小訊號跟大信號的分別就知道為什麼可 03/20 15:39
19F：→ blacktea5: 以的話還是操作在sat 03/20 15:39
20F：噓 hero411349: 為何驅動電流變大，VDS會變大＝ ＝？電流變大乘上下 03/22 18:31
21F：→ hero411349: 面的電阻不是電壓上升嗎？基本電子學觀念不太OK。如果 03/22 18:31
22F：→ hero411349: 你要用電阻分壓的概念來看，只有當power mos進入三極 03/22 18:31
23F：→ hero411349: 管區時才能當作一個阻值，三極管區Vgs變大，等校阻抗 03/22 18:31
24F：→ hero411349: 值會變得很小如同開關，只會把Vout拉到快VDD而已且無 03/22 18:31
25F：→ hero411349: 負回授放大功能， 03/22 18:31