作者yiting428 ()
看板Electronics
標題[問題] 電壓放大器(串並)的閉回路輸出阻抗
時間Fri Apr 12 02:55:35 2019
大家好
如圖
https://imgur.com/5Bk74mg.jpg
請問我畫紅線的地方
為什麼分析輸出阻抗時
可以將左邊的vi視為0呢？(圖中已經將vi短路)
謝謝
--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 61.230.203.118
※ 文章網址: https://webptt.com/m.aspx?n=bbs/Electronics/M.1555008941.A.2AE.html
1F：→ shen987: 求輸出阻抗的定義是先關輸入電源才去求輸出阻抗 04/12 10:29
2F：→ yiting428: 請問是因為理想電壓源(vi)內阻=0嗎？ 04/12 11:03
3F：→ shen987: 沒錯 04/12 11:09
4F：→ Archer55b6: 不是因為理想電壓源電阻為0吧，應該是因為輸出阻抗就 04/16 23:53
5F：→ Archer55b6: 是這樣定義的，可以去看陳振芳電子學(一) Lec02 04/16 23:53
6F：推 shen987: 是因為要關電源但理想電壓源內阻為零所以直接短路 04/17 13:43