作者creation (cc)
看板Electronics
標題[問題] 最大不失真輸出電壓擺幅!?
時間Mon Jul 29 16:05:47 2019
https://imgur.com/a/IlfscT4
各位大大好..
圖片中為總電路、small signal model、
求"最大不失真輸出電壓擺幅"的內容、
以及一些手算參數值！
(僅供參考，用綠筆mark起來的值都沒錯，基本上待會的問題只會用到Rin2)！
我的問題在內容部份的第4~5，9~12行，
為什麼要用 DC電流IC 去乘 交流電阻Rac?!
為什麼最大信號振幅為 Vopi(max)= min[ ICi*Rac, VCEi ]?!
從這幾行看起來，是不是這個Vo只有"(上)半波"?!
有沒有"大大"可以解釋給我聽！
謝謝！
--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 219.68.139.144 (臺灣)
※ 文章網址: https://webptt.com/m.aspx?n=bbs/Electronics/M.1564387549.A.52A.html
※ 編輯: creation (219.68.139.144 臺灣), 07/29/2019 16:10:55
2F：→ otaaot211: 這是第一級的部分，第二級原理一樣你先自己試試，只是 08/16 15:15
3F：→ otaaot211: 第二級的IE近似成IC。至於最大輸出Vpp就是選比較小的Vp 08/16 15:15
4F：→ otaaot211: 的兩倍，所以你說的也不算錯。 08/16 15:15
先謝過！ ^ ^
※ 編輯: creation (219.68.139.144 臺灣), 08/17/2019 13:35:10
不好意思..今天才發現這張圖有第二部分..
關於文字說明..想請教一下..
1.您說的vo > -VCEQ 只看大小，所以 vo > VCEQ <= 這部份我有點轉不過來！
2.關於 藍字& fig. 部份，
cut-off這條線代表 [IC(RC//RL)+VCEQ]，
Q這條線代表工作點VCEQ(vo在此電位為"0")，
sat這條線代表VCE(sat)，
對嗎?!
然後，根據這3條線，如果我把vo放在Q上，
不是: over "cut-off"的部份會截止，
低於 "sat"的部份會飽和，
那麼(vo+VCEQ) 的range是：VCE(sat) < (vo+VCEQ) < [IC(RC//RL)+VCEQ])
=> Vop(max)=min[IC(RC//RL)，{VCEQ-VCE(sat)}]
嗎?!可是怎麼跟您底下的藍字說明有抵觸?!
3.還有您最終Ans.裡的(IC1，VCE1)對應的是你計算裡的(IC，VCEQ)嗎?!
4.為什麼Rac = RC//RL?!
謝謝！
※ 編輯: creation (219.68.139.144 臺灣), 08/20/2019 10:39:45
5F：→ otaaot211: 1.我們只是要看vo會先碰到截止的那條線還是飽和的那條 08/20 23:28
6F：→ otaaot211: 線。所以-VCEQ只看大小之後跟IC(Rc//RL)選小的那個。 08/20 23:28
7F：→ otaaot211: 2.除了你同減VCEQ後左邊應該是VCE(sat)-VCEQ之外我看 08/20 23:28
8F：→ otaaot211: 不出來哪裡有抵觸，不是要找vo的範圍嗎？ 08/20 23:28
9F：→ otaaot211: 3.一樣，我最後照書上寫而已。 08/20 23:28
10F：→ otaaot211: 4.懶的寫那麼長所以寫成Rac。 08/20 23:28
11F：→ creation: 感謝！ 08/21 06:37