作者dinex ()
看板Electronics
標題[問題] 如何準確Clamp住誤差放大器最低電壓?
時間Wed Jan 1 20:12:12 2020
下圖為一個誤差放大器(Error Amplifier)
https://imgur.com/gR5LsTa
現在希望讓其輸出不要低於某電壓值
目前有想過如下圖在輸出電壓低到把NMOS開啟將之沖高
或使用接成二極體(diode-connected)的MOS限制輸出最低電壓
https://imgur.com/tl4vMkn
但因為這些方法當溫度或製成變化時
VTH就會受到影響 使得最低電壓也跟著變
想請問是否有其他方法可以在不同corner下
都能clamp成相同的最低電壓?
先謝謝各位了!
--
Sent from my Windows
--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 112.104.8.102 (臺灣)
※ 文章網址: https://webptt.com/m.aspx?n=bbs/Electronics/M.1577880734.A.8E3.html
1F：→ envy0814: 會不會得到答案又刪文了01/01 20:36
上一篇是你回的嗎？那個後來是因為發現自己觀念錯誤才刪的 不好意思造成困擾
※ 編輯: dinex (112.104.139.142 臺灣), 01/01/2020 21:10:31
2F：→ smartbit: vref 可用bias 技巧把vth 變化吃進去01/01 21:13
大大不好意思能再提示多點嗎？
是有想過在Vref前加一個pmos source follower
但在fs或sf時nmos與pmos的vth變化不同
好像無法抵銷了@@？
3F：→ envy0814: 沒事啦 疑惑有解決就好01/01 23:14
※ 編輯: dinex (223.140.115.69 臺灣), 01/02/2020 11:35:27
4F：→ samm3320: output用pmos卡gate給vmin-vthp 01/02 12:23
5F：→ samm3320: vmin太低又沒負壓的話乾脆直接regulate gnd點到vmin不要 01/02 12:24
6F：→ samm3320: 接地 01/02 12:24
7F：→ samm3320: s大的意思應該是Nmos clamp的gate給vmin+vthn 01/02 12:27
8F：推 tony9211: 用OP鎖呢？ 接近的時候OP才打開 01/05 14:54