作者sa2d61a3 (HAHAHA)
看板Electronics
標題模擬Wide-swing current source的問題
時間Sat Apr 25 21:33:41 2020
https://i.imgur.com/XDSkux4.jpg
https://i.imgur.com/XvhjBKw.jpg
2(A)的部分:
我盡可能讓ro 調高到最大(W/L尺寸調高)，並且讓Vov接近150mV
但我模擬參數，ro^2的極限值為41.6M ohm，gm4為1.56mA/V
這樣還是沒辦法達到Ro = gm4*ro^2 > 500ohm
想請問還有哪些是我可以去調整的嗎?
3(A):
後來試過好多次了... 都沒辦法調到3個corner皆滿足
3(c)的部分，用電流鏡給偏壓點就可以滿足
我在想題目的意思是只要3(c)符合就好，3(a)沒滿足所有corner是正常的?
如果3(a)也需要滿足，感覺真的不太可行...
2(A)部分:
.prot
.lib 'cic018.l' TT
.unprot
.option post=1 ACCT CPATAB
.option acout=0
.param x=0.18u
**---FET---**
M1 5 4 0 0 n_18 W=95u L=13.5u m=1
M2 4 2 5 0 n_18 W=95u L=13.5u m=1
M3 3 4 0 0 n_18 W=95u L=13.5u m=7
M4 1 2 3 0 n_18 W=95u L=13.5u m=7
**---FET---**
*M1 5 4 0 0 n_18 W='7*x' L='x' m=1
*M2 4 2 5 0 n_18 W='7*x' L='x' m=1
*M3 3 4 0 0 n_18 W='7*x' L='x' m=7
*M4 1 2 3 0 n_18 W='7*x' L='x' m=7
**---Source---**
VDD 6 0 1.8
Vout 1 0 0.3
Vb 2 0 0.632
Iref 6 4 20u
**---Sweep---**
.op
** DC analysis **
.DC Vb 0.6 1.5 0.01
.probe dc I(M1) V(1,3) I(M3)
** gds analysis **
*.DC x 0.18u 10u 0.01u
.probe gds4=LX8(M4)
.probe gds3=LX8(M3)
.probe gm4=LX7(M4)
.probe ro = par('1/(gds4*gds3)')
.end
3(a)部分:
.prot
.lib 'cic018.l' TT
.unprot
.option post=1 ACCT CPATAB
.option acout=0
**---FET---**
M1 1 2 0 0 n_18 W=20u L=5u m=1
M2 1 3 4 4 p_18 W=1u L=1u m=1
**---Source---**
VDD 4 0 1.8
Vb 3 0 0.924
Vin 2 0 0.389
**---Sweep---**
.op
** DC analysis **
*.DC Vb 0 1.5 0.1
.DC Vin 0 1.5 0.1
.probe dc I(M1) V(4,1)
** TF analysis **
.tf V(1) Vin
.end
--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 27.246.4.133 (臺灣)
※ 文章網址: https://webptt.com/m.aspx?n=bbs/Electronics/M.1587821623.A.774.html
1F：推 blacktea5: 3a的部分 阻抗是rop//Ron 你rop可能比ron 小04/25 23:09
2F：→ blacktea5: 40dB .18 gmro 可以做到才對04/25 23:10
3F：→ blacktea5: 2a 假設你可以做到 gmro=100 那你ro只要能5k 在看ro 與04/25 23:13
4F：→ blacktea5: 什麼相關再去設計吧04/25 23:13
5F：→ sa2d61a3: 可是我已經把W/L size調高到極限了... 還是說我應該先04/25 23:41
6F：→ sa2d61a3: 管gm?04/25 23:41
7F：→ sa2d61a3: 定電流源下 gm=2ID/Vov，所以我是先想辦法壓低M4的overd04/25 23:42
8F：→ sa2d61a3: rive嗎，感謝04/25 23:42
9F：→ spitonface: 乾哈哈謝老師類比作業 我也卡住QQ04/26 00:02
10F：推 spitonface: 我也懷疑3b根本沒要求要都在saturation region= =04/26 00:06
11F：→ sa2d61a3: to b大04/26 00:24
12F：→ sa2d61a3: 3a其實我有把gain調到>100V/V，只是我跑SF FS的時候偏04/26 00:24
13F：→ sa2d61a3: 壓點一定會跑掉，而後面題目用電流鏡去穩壓，所以我才在04/26 00:24
14F：→ sa2d61a3: 想是不是a小題本來就無法單純用電壓源去跑SF FS coner?04/26 00:24
15F：→ blacktea5: 2a的部份 一個提供gmro 一個提供ro.有規定四個size 要04/26 09:34
16F：→ blacktea5: 一樣？04/26 09:34
17F：推 blacktea5: 3b的可能告訴你 用vbias 就是不好的選擇 用ibias mirro04/26 09:36
18F：→ blacktea5: r 才是電路在5個coner 的最佳解04/26 09:36
19F：推 waterseven5: 同意樓上的說法，3a/3b是連在一起的題目04/26 10:48
20F：→ waterseven5: 3a幾乎很難調到位，更能體會要用3b的觀念04/26 10:49
21F：→ sa2d61a3: to b大04/26 18:31
22F：→ sa2d61a3: 3a其實我有把gain調到>100V/V，只是我跑SF FS的時候偏 04/26 18:31
23F：→ sa2d61a3: 壓點一定會跑掉，而後面題目用電流鏡去穩壓，所以我才在04/26 18:31
24F：→ sa2d61a3: 想是不是a小題本來就無法單純用電壓源去跑SF FS coner?04/26 18:31
25F：→ sa2d61a3: to spit大04/26 18:35
26F：→ sa2d61a3: 要一起做專題嗎 我目前還沒找到人XD04/26 18:35
27F：推 spitonface: 我有隊友惹 抱歉QQ04/27 00:12
28F：→ kameng: 3a不能過corner是正常的 3c就說明這樣去偏壓比較能抗Var.04/27 10:19
29F：→ kameng: 你再加上3d來看就更清楚了04/27 10:19
30F：→ kameng: 2的話為什麼M1&M3的W要這麼大?相同電流下,W增加 ro就減少04/27 10:26
31F：→ sa2d61a3: K大：04/27 15:13
32F：→ sa2d61a3: 1. 因為3A助教規定作業規格都要保持飽和狀態（我猜他沒04/27 15:13
33F：→ sa2d61a3: 有先自己模擬過）04/27 15:13
34F：→ sa2d61a3: 2. 2A 我以為ro只跟L有關... W調大的原因是想讓(W/L)足04/27 15:13
35F：→ sa2d61a3: 夠大到讓Vov壓在150mV，因為Vout限制在300mV04/27 15:13
36F：→ sa2d61a3: 3. 感覺我可以不用讓上下VOV都壓在150mV，我之後試試看04/27 15:13
37F：→ sa2d61a3: 把下面的Vov調低以增加gm04/27 15:13
38F：推 Facer: 2a : 可以把L繼續調大，拉高ro。想要keep vdsat 可以把widt04/29 22:52
39F：→ Facer: h 折到Multi就不會超過100um。另外cascode MOS跟mirror MOS04/29 22:52
40F：→ Facer: sizing通常不會一樣，可以分開設計。04/29 22:52
41F：→ sa2d61a3: 後來的規格:04/30 09:52
※ 編輯: sa2d61a3 (110.28.195.36 臺灣), 04/30/2020 09:55:30
42F：→ sa2d61a3: .param x=1.06u 04/30 09:55
43F：→ sa2d61a3: M1 5 4 0 0 n_18 W='9*x' L='x' m=4 04/30 09:55
44F：→ sa2d61a3: M2 4 2 5 0 n_18 W='9*x' L='x' m=4 04/30 09:55
45F：→ sa2d61a3: M3 3 4 0 0 n_18 W='9*x' L='x' m=28 04/30 09:55
46F：→ sa2d61a3: M4 1 2 3 0 n_18 W='9*x' L='x' m=28 04/30 09:55
(2a)部分
我後來將MOSFET L定在1.06um
增大W（以及m)，發現這樣可以有效增加Rout
我認為是由於電流固定，Vov會隨著W/L增加而變小，因此提高gm
但是另一方面，ro相對不會減少那麼顯著，因此gmro^2仍然變大。
—————————————
請問一般我們設計MOSFET的時候，大多數情況是不是都會讓L在製程極限附近（0.18um～1
um） 而不太會動它
因為L影響ro的效果真的有限
※ 編輯: sa2d61a3 (1.160.55.107 臺灣), 04/30/2020 11:11:14
47F：推 jamtu: 通常不會把L變成13.5um那麼大，一來是因為面積 05/02 01:49
48F：→ jamtu: 二來foundry並不會guarantee這邊的model是準的 05/02 01:50
49F：→ jamtu: 另外在Vds很小的時候，很難找到單向的rule去maximize Rout 05/02 01:51
50F：推 jamtu: 2A的設計原則，是把M3那一顆在VDS=150mV時最大的Rout找好 05/02 01:52
51F：→ jamtu: 再去試各種不同可能的W和L，去maximize M4的gmrout 05/02 01:53
52F：推 jamtu: 至於第三題，注意(b)不算分數，所以是故意叫你去試不出來 05/02 01:57
53F：→ jamtu: 有看懂題目就會知道他只是單純叫你sim，然後得到做不到 05/02 01:57
54F：推 spitonface: 主要是助教一開始要求要saturate 後來他偷偷改說法XD 05/02 14:24
55F：推 Vtkg: 助教後來偷改留言啦 3a.好像不用都滿足saturation 現在想想 05/02 16:02
56F：→ Vtkg: 這樣也有道理 因為這樣3d.才比較好做出兩種情況的比較(? 05/02 16:02
57F：推 Vtkg: 不過2a. 我跟朋友的找法是去掃Vout然後做Iout/Vout圖 找Vout 05/02 16:06
58F：→ Vtkg: =300mV時的斜率再取倒數不知道這樣行不行？ 05/02 16:06
59F：推 jamtu: 能過spec就是好方法 05/03 03:07