[問題] flash adc 比較器設計請益 各位版上的前輩們好 目前希望設計比較器用在flash adc上 希望能夠在flash 使用較低功耗的設計 下面這個比較器是我參考ieee上雙尾電流的動態比較器 https://i.imgur.com/aDrxBnR.jpg 目前這規格是訂在0.18的製成下 5bit sample rate 操作在100Mhz 操作電壓為1.8v 也同時希望能夠有rail to rail 的input (輸入電壓範圍為0v~1.8v) 目前這樣的設計 1 LSB = 1.8/(32) = 56.25mv 以精確度而言 需要達到 0.5 LSB = 0.028125V 目前測試 一端是 sin(0.9 0.9 1meg) 另一端 dc 0.9 clk的給法是 (0 1.8 0 80p 80p 4.2n 10n) 當我把dc準位往下調整 輸出端就會變成輸出1.8v 但是目前在調整參數上還是比較不熟練 在調整w/l 或是 m 時不知道要怎麼下手 是要從正回授的部分開始調整 還是從preamp開始? 另外想請問一下，有哪些書籍與ADC電路設計有關，可以推薦小弟學習參考 同時也想知道這些電路是怎麼調整參數、想法的由來是什麼 另外我有搜尋到這本書籍 https://www.tenlong.com.tw/products/9787030406224 因為這本比較少人有推薦 也去書店找過 都找不到 不曉得這本寫的如何？ 有些地方說明可能還不是很清楚 也希望大家提出我問題我會再做補充 希望版上的各位大大不吝指教 先在這邊跟各位至上萬分的謝意了！！！ --

※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 220.133.44.221 (臺灣) ※ 文章網址: https://webptt.com/m.aspx?n=bbs/Electronics/M.1600265974.A.F19.html ※ 編輯: bossum (140.124.249.24 臺灣), 09/17/2020 09:38:15