作者fcuk9981 (加價不加蛋)
看板Electronics
標題[問題] Flip flop耗電與clock rate關係？
時間Wed Oct 7 19:01:10 2020
假如有兩顆DFF寫法一樣 差別在於clk rate
always@(posedge clk or negedge rst_n)
begin
if(~rst_n)
Out <= 1’b0;
else
Out <= Out;
end
請問這兩顆的耗電是一樣的嗎？
--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 42.72.127.64 (臺灣)
※ 文章網址: https://webptt.com/m.aspx?n=bbs/Electronics/M.1602068472.A.17B.html
1F：推 letitgo02: 不一樣10/07 20:49
2F：→ DaveLu: 猜一樣,因為從rst後都沒轉態10/07 22:08
3F：→ star99: 合成一下就知道了10/07 22:29
4F：推 mmonkeyboyy: rate就不一樣了 ....10/07 23:24
所以主要是差別在CLK的power嗎?
對reg來說 0->0 or 1->1不會有power consumption?
※ 編輯: fcuk9981 (123.192.90.230 臺灣), 10/08/2020 00:11:44
5F：推 r901042004: 建議你可以合成然後跑PTPX分析power，趁這個機會了解10/08 08:31
6F：→ r901042004: 怎麼使用這個流程10/08 08:31
7F：推 r901042004: 你會發現clock在transition的時候FF才會產生power變10/08 08:38
8F：→ r901042004: 化，也就是正緣和負緣的時候，這就是為什麼clock ga10/08 08:38
9F：→ r901042004: ting可以省很多power的原因，當然clock沒變化FF也會10/08 08:38
10F：→ r901042004: 有leakage和static power存在，只是消除了dynamic p10/08 08:38
11F：→ r901042004: ower而已10/08 08:38
12F：→ mmonkeyboyy: 就算不提 clock rate 的差距 你用的cell也不一定會10/08 11:42
13F：→ mmonkeyboyy: 一樣 power 也會不一樣啊@_@~10/08 11:42
14F：→ mmonkeyboyy: 要不然我幹嘛做後仿@_@~ 就是後訪會考量實電路情況10/08 11:43
15F：→ mmonkeyboyy: 拉要的cell 下去算 當然前在前端也有類似功能10/08 11:43
16F：→ mmonkeyboyy: 從code到最後出layout 那還是差蠻多的10/08 11:44
17F：→ mmonkeyboyy: 會問這個問題代表沒用過PTPX 用下去他問題會更多10/08 11:44
18F：→ mmonkeyboyy: 光問怎麼出dynamic power就可以解釋半天了10/08 11:44
19F：→ mmonkeyboyy: 就算沒有變化 但你rate不一樣 可以能你的cell就不一 10/08 11:46
20F：→ mmonkeyboyy: 樣了 你的static power也會不一樣10/08 11:47
不用這麼複雜 我只想知道對reg來說 0->0 or 1->1不會有power consumption?
理論上是會有吧 但report也不會顯示出來
※ 編輯: fcuk9981 (42.72.127.64 臺灣), 10/08/2020 12:45:33
21F：推 weop388: 看std library裡面有沒有clock rate的變數就知道了啊， 10/08 22:52
22F：→ weop388: 應該就是沒有所以沒差異。但是實際合成出來你的clock tre 10/08 22:52
23F：→ weop388: e就是在那邊耗電，所以單知道dff有沒有比較耗電好像沒什 10/08 22:52
24F：→ weop388: 麼意義 10/08 22:52
25F：推 weop388: 我剛這樣說好像不對，lib裡面定義的就是transition power 10/08 22:54
26F：→ weop388: ，clock跑比較快toggle rate高自然比較耗電 10/08 22:54
27F：推 mmonkeyboyy: 因為這個report 不是顯示在那裡....或是你model沒叫 10/09 07:41
28F：推 samm3320: clock推著寄生電容，頻率越高當然耗電越多呀 10/11 09:10
29F：推 kkithh: 這顆DFF沒有transition power,只有 leakage跟clock tree p 11/23 00:30
30F：→ kkithh: ower 11/23 00:30
31F：→ kkithh: 但有下clock gating則clock tree也不會耗電，只剩leakage 11/23 00:31
32F：推 kkithh: 應該跟clock rate無關，但我想你要問的是，DFF給不同的clo 11/23 00:36
33F：→ kkithh: ck rate,就算outpot都不toogle,耗電有差別嗎，當然有，光D 11/23 00:36
34F：→ kkithh: FF的clock input有不同速度的clock在toogle,在DFF內部造 11/23 00:36
35F：→ kkithh: 成的功耗就不一樣 11/23 00:36