作者gecer (gecer)
看板Electronics
標題[問題] verilog inter-delay問題
時間Sun Feb 12 15:17:42 2023
有個verilog(VCS) inter delay問題
目的是讓SPI_SDO_ready_delay延遲SPI_SDO_ready
(assign #delay SPI_SDO_ready_delay=SPI_SDO_ready) 但是延遲#115 與#10
卻有不同結果 延遲#10有預期的波型 延遲#115卻沒有波型 似乎是SPI_SDO_ready_delay沒
有signal
Code example
https://upload.cc/i1/2023/02/12/VWRXdK.jpeg
延遲#115
https://upload.cc/i1/2023/02/12/buoM5y.jpeg
延遲#10
https://upload.cc/i1/2023/02/12/mS9M0E.jpeg
--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 220.143.195.224 (臺灣)
※ 文章網址: https://webptt.com/m.aspx?n=bbs/Electronics/M.1676186265.A.BE3.html
※ 編輯: gecer (220.143.195.224 臺灣), 02/12/2023 15:23:00
1F：→ wju1230: google inertial delay跟transport delay能查到答案 02/12 18:08