作者k23210000 (太谷洋平)
看板Electronics
標題Folded cascode OTA問題
時間Sun Jul 16 18:42:47 2023
各位前輩大大好，
我因為要使用gm c的積分器，
因此需要使用到含有source degeneration的
folded cascade OTA，
我在模擬電路時是使用nmos輸入的OTA，
輸入對下方電流源使用differential的nmos時，
我模擬出的AC gain跟計算的不同，
整體電路的gm應該要等於輸入mos的gm，
但明顯小很多，當下面的電流源使用單顆nmos時就比較接近計算的gain，
但是我看過每個節點的電壓電流都一樣，
且都有在飽和區，
請問各位大大是模擬出了問題還是電路設計問題呢？
手機發文排版請見諒。
--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 27.53.241.120 (臺灣)
※ 文章網址: https://webptt.com/m.aspx?n=bbs/Electronics/M.1689504169.A.3E7.html
1F：→ Baneling: 你都用source degeneration 了 Gm是怎麼算? 07/16 20:06
2F：→ k23210000: 加上source degeneration的話等效gm是gm/1+ 07/16 20:20
3F：→ k23210000: gmRs 07/16 20:20
4F：→ k23210000: 可是我測Ac gain掛上Rs後gain反而增加了 07/16 20:21
5F：→ samm3320: Testbench跟schematic 貼出來吧，不然怎麼隔空抓藥 07/17 11:32
10F：→ k23210000: 以上電路給大大參照 07/17 16:45
11F：推 jkamberson: 把tail電流源改成差動的 輸入差動對的source點就不能 07/18 11:31
12F：→ jkamberson: 當小訊號接地了吧 那就變成輸入差動對被各自的電流源 07/18 11:31
13F：→ jkamberson: source degeneration 然後你的差動電流源又在飽和區 07/18 11:31
14F：→ jkamberson: ro很大的話degeneration完的gain當然很小 07/18 11:31
15F：推 jkamberson: 把差動電流源的drain接在一起應該就正常了 但這樣其 07/18 11:33
16F：→ jkamberson: 實就是單一顆tail電流源XD 07/18 11:33
17F：→ k23210000: 對耶，全差動的電流源ro變source degeneration，那如 07/19 01:06
18F：→ k23210000: 果我想用掛的電阻達到source degeneration我該怎麼調 07/19 01:06
19F：→ k23210000: 整電流源比較好呢？ 07/19 01:06
21F：→ k23210000: /uaDjtJC.jpg我想達到這種效果 07/19 01:14
23F：推 deathcustom: 把drain用一個電阻接在一起啊，這不是基本嗎? 07/19 08:23
24F：→ deathcustom: 你把兩個current source的drain用電阻接在一起就好 07/19 08:23
25F：推 deathcustom: google: OP amp source degeneration 07/19 08:25
26F：→ k23210000: 回樓上大大，有嘗試過了，但gain反而增加了 07/19 12:59
27F：→ jkamberson: 相較什麼條件gain增加了阿？電阻用多大？ 07/19 18:22
28F：→ k23210000: 回j大，以上面第一張電路圖為例，掛上40k電阻gain從26 07/19 19:53
29F：→ k23210000: 上升到30db 07/19 19:53
30F：→ k23210000: 因為電流源的ro不夠大，所以rs會被ro併掉 07/19 20:15
31F：→ samm3320: Ro連40k都沒有？有進sat嗎 07/20 01:45
32F：推 jkamberson: 咦為什麼你看起來很像沒sizing過 07/20 12:09
33F：→ jkamberson: 電流源L怎麼不用大點？ 07/20 12:09
34F：→ k23210000: 電流源小ro只有14k =( 07/20 14:16
35F：→ k23210000: 調整L嗎？ 我試試看 07/20 14:16
36F：→ k23210000: L跟小ro成反比 07/20 15:38
37F：→ samm3320: 痾到底什麼跟什麼,M14 vod 有調整嗎 07/20 16:02
38F：→ samm3320: 你的mos vod跟vds-vod設計多少？ 07/20 16:05
39F：→ k23210000: 回s大，有確認過都在飽和區 07/20 17:21
40F：→ k23210000: 看起來唯一的方法只有cascode電流源了嗎？ 07/20 17:22
41F：推 jkamberson: 正常來說L越大ro會越大吧 飽和區也有分有沒有壓到vds 07/20 18:11
42F：→ jkamberson: 然後你的W也不調的嗎?Vb的700mV又是哪裡來的阿? 07/20 18:11
43F：→ k23210000: 我是在相同電流的情況下L增加ro變小 07/20 18:39
44F：→ k23210000: Vb我測試用直接掛電壓源 07/20 18:39
45F：→ k23210000: vod是0.205,vds-vod是0.012 07/20 18:41
46F：→ k23210000: 感謝樓上幾位大大的解答，最後我用cascode電流源解決 07/20 22:06
47F：→ k23210000: 問題 07/20 22:06
48F：推 deathcustom: Vb給這種整數感覺就像為了交作業按照自己想像定的 07/20 22:38
49F：→ k23210000: 也算是交作業，為了趕下線QQ 07/20 23:55
50F：推 deathcustom: 感下線的話...定這種架構等等很容易出事(過來人經驗 07/21 08:16
51F：→ samm3320: 12mV就已經快壓死了啊 07/21 12:03
52F：→ samm3320: 電流鏡不要用電壓給，你一跑PVT馬上掛掉 07/21 12:04
53F：→ samm3320: 就算是要外灌，也要用電流抽再mirror過去 07/21 12:05
54F：→ k23210000: 這種最普通的架構也會出事嗎 07/21 12:09
55F：→ samm3320: 你光高低溫Vt就可能差100mV了，你怎麼知道gate要給幾伏 07/21 12:11
56F：→ k23210000: 請問s大，那vds通常要有多少的空間呢？ 我旁邊是還有 07/21 12:11
57F：→ k23210000: 做偏壓電路啦 07/21 12:11
58F：→ samm3320: Headroom夠的話至少放100mV吧 07/21 12:14
59F：→ samm3320: 你的狀況Vod壓到100mV你headroom就夠了 07/21 12:17
60F：→ samm3320: 但headroom你要跑低溫Slow corner看 07/21 12:18
61F：→ k23210000: 好，我跑看看PVT跟corner 感謝s大 07/21 12:32
62F：推 jkamberson: L跟ro正相關是在固定vov的情況下 定電流只調L偏壓點 07/21 19:25
63F：→ jkamberson: 就跑掉了 ro變小很可能是vds壓到 07/21 19:25
64F：→ jkamberson: 然後調L vth也會變 所以vb電壓給死觀察無法固定變因 07/21 19:28
65F：→ cebelas: 你的CMFB呢 然後你bias的給法都是錯的 08/13 18:00
66F：→ cebelas: 還有opamp不要open loop 去gain 08/13 18:01
67F：→ cebelas: 你要CMFB + 外部回授去建立正確操作點再去break loop 08/13 18:01
68F：→ cebelas: 然後要量OTA的Gm 應該是直接output放超大cap. 去量 08/13 18:03
69F：→ cebelas: ac(icap) / ac(vid) 在你建立的操作點底下 08/13 18:03
70F：→ jbc77728: 全差動OP沒回授 基本偏壓是沒辦法定義的 08/23 23:11