看板Electronics
標 題Re: [問題] 有關TSMC 0.18um rf製程的2個問題
發信站清華資訊(楓橋驛站) (Thu Sep 1 14:07:41 2005)
轉信站ptt!ctu-reader!ctu-peer!news.nctu!netnews.csie.nctu!news.cs.nthu!netne
> > 1) 那個mismatch 的model雖然號稱是統計數據，
> > 但是…是不是有點大！
> > 一個簡單的NMOS 1:1 current mirror (W/L)=(10u/1u)
> > MonteCarlo mismatch only竟然給我出來 +-10% (3 sigma)的電流誤差
> > (／‵Д′)／~ ╧╧
> > 2) 我手上拿到的PDK中，所有的passive components
> > 和那些medium Vt,native Vt的mosfets都沒有mismatch model。
> > 寫信去問他們結果來個「因為develop時沒有collect data所以沒辦法提供」
> > (．＿．?) 真的假的！
> > 請問板上有用過這個製程的大大嗎？能分享一下經驗嗎？
> 台積電在 .18μ就開始混亂 (版上有人能告訴 那組團隊到底發生什麼大事了﹖)
台積的製程跟模型已經算是不錯的了..不是要跟你臭屁..目前世界上FAB廠除了
INTEL IBM和三星之外特性要TSMC強的可以說是沒有..即使是IBM良率也沒台積高..
我是覺得的現在很多做電路的學生整天批評台積團隊模型做的不好..元件特性不好..
國內的學子們殊不知目前TSMC所提供這些製程是多麼強大..如果你的製程跟元件課程
修的不錯的話..我相信你會對台積擁有高度的評價..另外與其整天抱怨模型不準..
大可以嘗試著自己下測試晶片來做模型試看看..元件模型這種東西沒你想的那麼簡單..
電路或晶片越往高頻走..真正關鍵的地方卻是在元件特性跟模型甚至量測技術本身..
而不是電路..如果不滿意現有模型大可用電路設計的手法來避免掉那些元件製程所造成
的誤差..
而且國內CIC給的那些製程資料跟模型..其實是不太齊全..因為台積不想釋放出來..
學術界白目小孩很多..以前還沒管制那麼嚴格的時代..就很多人把模型跟製程資料
流來流去幾乎是隨手可得..甚至流到大陸去..目前技術門檻越走越高..基於一個FAB
前端領導者的角度他當然不太想理學術界..甚至連CIC的單子他都不想接..講到這個
真的要給國內CIC的工程師一點掌聲..他們在談製程時其實是常常面對FAB廠擺臭臉..
--
※ Origin: 楓橋驛站<bbs.cs.nthu.edu.tw> ◆ From: bigbird.ee.nthu.edu.tw
1F：推 starya:話說九月份開始送chip要錢了 218.166.6.168 09/01
2F：推 moonls:九月送 chip要錢 ??? 59.113.216.14 09/01
3F：→ moonls:我一直很信賴tsmc 甚至umc的 model :) 59.113.216.14 09/01
4F：推 ihlin:對不起，我…不是學術界的。 67.100.81.170 09/01
5F：→ ihlin:你說的我都知道，但是我說的也是事實 67.100.81.170 09/01
6F：推 sovereignty:(掌聲) ^^ 220.229.75.72 09/01
7F：推 soundspeed:推! 雖然小弟只用過UMC，還是覺得該給CIC 140.112.39.53 09/01
8F：→ soundspeed:一個肯定的掌聲 140.112.39.53 09/01