※ 引述《deathcustom (每天都是七彩繽紛)》之銘言： [恕刪] (借用這篇回) : 其實我們可以看到......在這兒把M6 cascode視為 load : 的確他們不會有主動的電流 : 可是當vi動而vo改變的時候，他也真的會有個current...... ^^^^^^^^^^^^^^^^^^^^^^^^ ^^^^^^^^^^^^^^^^^^^^^ 其實解答就在這句話 這裡的channel length modulation已經用ro3,4,5,6表示了 就不要在想「電流會隨著Vo改變」這件事情了 因為所有東西的來源都是channel length modulation 沒道理同一個原因算兩次 那到底m3,4,5,6有沒有小電流？ 我從來沒想過這個問題，因為不重要 可以想成 裡面的DC電流都是mirror來的 所以（引述）沒有主動電流 加上，所有的ro或gm合起來會在output node產生一個等效Rout 小信號電流id 流過Rout的時候會產生小信號電壓vo 所以那個小信號電壓就是vo=id*Rout 以上很難懂的話 請參考http://cmosedu.com/cmos1/figs2/Ch20_figs.pdf Figure 20.4 對current source來講 它的Iout vs. Vout 就是那個大家都很熟悉的曲線 那條曲線的slope=1/ro 把current source拿來當成load 意思就是你bias在20uA(參考上面連結的圖）卻硬要加、減小電流 因為那個load的曲線就是那樣 沒有別條 那Vout就會被逼迫左右震盪 所以current變是因 Vout變是果 因果搞清楚就不會想太多了～ --- 阿為什麼看個transconductance這麼麻煩 還要把output 接地什麼的 補習班交的嗎 就想想 那對input pair是transconductance device(Voltage control current source) 他會把輸入電壓改成輸出電流 如果遇到input pair跟load在同一個branch 那就會直接產生小電流 如果input pair被折過去（folded）那就會間接產生小電流 但不論如何 直接、間接 電流大小都一樣是id 所以output branch上面的小信號電流id=Gm*vin就好了阿 那個Gm就是gm1,2阿 就是你畫小信號模型的時候 那個圈圈裡面有一個箭頭的東西阿 很自然阿 如果input pair 變成一對NMOS和一對PMOS（可以增加input common-mode range) 那這時的Gm就是gmp+gmn 這不是很直接嗎 ---- 至於second pole 你們的解答應該是簡化再簡化 反正這個topology除了input跟output是high impedance 其他node都是low impedance 硬要算pole一定很不準 很粗淺的近似的話 每個點impedance大概都是1/gm（MOS從Source看進去的Zin） 所以再來要看哪一個Ceq比較大 如果只看Cgs 又假設每個transistor一樣大 因為上面那點的Zeq會稍微大一點 所以2nd pole比較有可能是他 可是真正的電路不會這麼簡單 如果大家的L都不一樣 大家的Rout都不一樣 W又不一樣 gm也都不一樣 這樣算根本就沒意思了 出這題真的很無聊 ----- 如果說後面再接一個buffer(CG或SF) 那整套topology就會有兩個high impedance node 那再來算1st and 2nd pole 然後再來算compensation才有意思 --

※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 24.211.186.182