※ 引述《deathcustom (每天都是七彩缤纷)》之铭言： [恕删] (借用这篇回) : 其实我们可以看到......在这儿把M6 cascode视为 load : 的确他们不会有主动的电流 : 可是当vi动而vo改变的时候，他也真的会有个current...... ^^^^^^^^^^^^^^^^^^^^^^^^ ^^^^^^^^^^^^^^^^^^^^^ 其实解答就在这句话 这里的channel length modulation已经用ro3,4,5,6表示了 就不要在想「电流会随着Vo改变」这件事情了 因为所有东西的来源都是channel length modulation 没道理同一个原因算两次 那到底m3,4,5,6有没有小电流？ 我从来没想过这个问题，因为不重要 可以想成 里面的DC电流都是mirror来的 所以（引述）没有主动电流 加上，所有的ro或gm合起来会在output node产生一个等效Rout 小信号电流id 流过Rout的时候会产生小信号电压vo 所以那个小信号电压就是vo=id*Rout 以上很难懂的话 请参考http://cmosedu.com/cmos1/figs2/Ch20_figs.pdf Figure 20.4 对current source来讲 它的Iout vs. Vout 就是那个大家都很熟悉的曲线 那条曲线的slope=1/ro 把current source拿来当成load 意思就是你bias在20uA(参考上面连结的图）却硬要加、减小电流 因为那个load的曲线就是那样 没有别条 那Vout就会被逼迫左右震荡 所以current变是因 Vout变是果 因果搞清楚就不会想太多了～ --- 阿为什麽看个transconductance这麽麻烦 还要把output 接地什麽的 补习班交的吗 就想想 那对input pair是transconductance device(Voltage control current source) 他会把输入电压改成输出电流 如果遇到input pair跟load在同一个branch 那就会直接产生小电流 如果input pair被折过去（folded）那就会间接产生小电流 但不论如何 直接、间接 电流大小都一样是id 所以output branch上面的小信号电流id=Gm*vin就好了阿 那个Gm就是gm1,2阿 就是你画小信号模型的时候 那个圈圈里面有一个箭头的东西阿 很自然阿 如果input pair 变成一对NMOS和一对PMOS（可以增加input common-mode range) 那这时的Gm就是gmp+gmn 这不是很直接吗 ---- 至於second pole 你们的解答应该是简化再简化 反正这个topology除了input跟output是high impedance 其他node都是low impedance 硬要算pole一定很不准 很粗浅的近似的话 每个点impedance大概都是1/gm（MOS从Source看进去的Zin） 所以再来要看哪一个Ceq比较大 如果只看Cgs 又假设每个transistor一样大 因为上面那点的Zeq会稍微大一点 所以2nd pole比较有可能是他 可是真正的电路不会这麽简单 如果大家的L都不一样 大家的Rout都不一样 W又不一样 gm也都不一样 这样算根本就没意思了 出这题真的很无聊 ----- 如果说後面再接一个buffer(CG或SF) 那整套topology就会有两个high impedance node 那再来算1st and 2nd pole 然後再来算compensation才有意思 --

※ 发信站: 批踢踢实业坊(ptt.cc) ◆ From: 24.211.186.182