作者pow (FeiFei)
看板Electronics
標題Re: [討論] Body effect與電路設計
時間Sat Jan 28 06:29:15 2006
※ 引述《ihlin ()》之銘言：
: ※ 引述《pow (FeiFei)》之銘言：
: : 雖然PMOS的Bulk是n-well（假設是p type substrate）
: : 可是硬要把B接到S 在layout的時候還是挺麻煩的
: : 當然只有畫schematic的話
: : 想怎麼接線就怎麼接
: : 是絕對不會體會到我在講什麼的
: ？？不太懂麻煩在哪裡？
: 拿tsmc18rf製程舉例的話，PMOS source會接M1，
: 然後畫一塊diffusion layer再加個contact不就連好了？
: 然後不就頂多要注意如果旁邊有NMOS的話，
: 不要把contact放太遠造成latch-up check過不了嗎？
: 我是這麼以為的
對阿
可是真正的電路裡面會有很多transistor
有大有小
除非是做單純的RFIC（我意思是只有很簡單的類比電路）
要不然每一個PMOS你都要把bulk連到source
那每個n well都要分開（假設隔個8um）
這樣已經不是浪費空間而已
是把floor plan變成非常非常麻煩的事情
如果transistor很大（超過20um）
那你一定要用inter digit
那光gate poly的routing可能就把你搞死了
阿如果又有area budget
事情又會變得更麻煩了
所以
在非常非常critical的地方可以用這招（B連到S）
要不然可以不要用最好囉
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 24.211.186.84
1F：推 Zoomyoyo:專業的來了 01/28 10:51
2F：推 ihlin:我了解你的意思，敢問pow是做ditigal IC的嗎？ 01/28 12:25
3F：→ ihlin:小弟只會做類比，在有linear range和headroom的考量下 01/28 12:26
4F：→ ihlin:類比電路的PMOS是一定要把Bulk接到source的 01/28 12:27
5F：推 ihlin:而且相較於電容和電感，那點空間真的還好 01/28 12:39
6F：推 pow:降子講也對拉 跟電感比的話什麼都算小了 01/29 11:27
7F：推 Zoomyoyo:我記得在跑op的時候 我所有電晶體 body還有source都同一 02/01 09:32
8F：→ Zoomyoyo:點阿.... 02/01 09:33