作者pow (FeiFei)
看板Electronics
标题Re: [讨论] Body effect与电路设计
时间Sat Jan 28 06:29:15 2006
※ 引述《ihlin ()》之铭言：
: ※ 引述《pow (FeiFei)》之铭言：
: : 虽然PMOS的Bulk是n-well（假设是p type substrate）
: : 可是硬要把B接到S 在layout的时候还是挺麻烦的
: : 当然只有画schematic的话
: : 想怎麽接线就怎麽接
: : 是绝对不会体会到我在讲什麽的
: ？？不太懂麻烦在哪里？
: 拿tsmc18rf制程举例的话，PMOS source会接M1，
: 然後画一块diffusion layer再加个contact不就连好了？
: 然後不就顶多要注意如果旁边有NMOS的话，
: 不要把contact放太远造成latch-up check过不了吗？
: 我是这麽以为的
对阿
可是真正的电路里面会有很多transistor
有大有小
除非是做单纯的RFIC（我意思是只有很简单的类比电路）
要不然每一个PMOS你都要把bulk连到source
那每个n well都要分开（假设隔个8um）
这样已经不是浪费空间而已
是把floor plan变成非常非常麻烦的事情
如果transistor很大（超过20um）
那你一定要用inter digit
那光gate poly的routing可能就把你搞死了
阿如果又有area budget
事情又会变得更麻烦了
所以
在非常非常critical的地方可以用这招（B连到S）
要不然可以不要用最好罗
--
※ 发信站: 批踢踢实业坊(ptt.cc)
◆ From: 24.211.186.84
1F：推 Zoomyoyo:专业的来了 01/28 10:51
2F：推 ihlin:我了解你的意思，敢问pow是做ditigal IC的吗？ 01/28 12:25
3F：→ ihlin:小弟只会做类比，在有linear range和headroom的考量下 01/28 12:26
4F：→ ihlin:类比电路的PMOS是一定要把Bulk接到source的 01/28 12:27
5F：推 ihlin:而且相较於电容和电感，那点空间真的还好 01/28 12:39
6F：推 pow:降子讲也对拉 跟电感比的话什麽都算小了 01/29 11:27
7F：推 Zoomyoyo:我记得在跑op的时候 我所有电晶体 body还有source都同一 02/01 09:32
8F：→ Zoomyoyo:点阿.... 02/01 09:33