作者afacebook (gg)
看板Electronics
標題[問題] 想請問verilog and xor等gate的 physical representation
時間Sun Sep 22 12:31:00 2013
想請問版上的高手
verilog中and xor等這些gate
是用cmos logic gates方式作成 ，還是用 PTL(Pass transistor logic)做成
有文件可以得知相關訊息嗎?
我是說最原始一顆顆mos那種喔!
先謝謝大家啦~
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 111.243.105.86
1F：→ lovepy:verilog中的這些gate與製程無關 你可以當作是理想的邏輯閘 09/22 16:10
2F：→ lovepy:反過來說 若有製程廠的標準元件庫的話 可以轉換成任何製程 09/22 16:10
3F：→ deathcustom:Verilog的驗證板(Altera/Xilinx)應該是用LUT(PLA)? 09/22 18:38
4F：推 mmonkeyboyy:PTL/Logic 都有 請看書 書上會寫 或是自己看STD lib 09/24 03:28