作者afacebook (gg)
看板Electronics
标题[问题] 想请问verilog and xor等gate的 physical representation
时间Sun Sep 22 12:31:00 2013
想请问版上的高手
verilog中and xor等这些gate
是用cmos logic gates方式作成 ，还是用 PTL(Pass transistor logic)做成
有文件可以得知相关讯息吗?
我是说最原始一颗颗mos那种喔!
先谢谢大家啦~
--
※ 发信站: 批踢踢实业坊(ptt.cc)
◆ From: 111.243.105.86
1F：→ lovepy:verilog中的这些gate与制程无关 你可以当作是理想的逻辑闸 09/22 16:10
2F：→ lovepy:反过来说 若有制程厂的标准元件库的话 可以转换成任何制程 09/22 16:10
3F：→ deathcustom:Verilog的验证板(Altera/Xilinx)应该是用LUT(PLA)? 09/22 18:38
4F：推 mmonkeyboyy:PTL/Logic 都有 请看书 书上会写 或是自己看STD lib 09/24 03:28