作者EZjoy (hirokle)
看板Electronics
標題[問題] Binary-Scaled Error Compensation
時間Tue Sep 24 10:04:10 2013
A 10b 100MS/s 1.13mW SAR ADC with Binary-Scaled Error Compensation
不知道板上有沒有前輩有研究過這篇2010年的paper
我想要請問的是這篇裡面所使用的DEC電路
為什麼在最後一個bit化簡的時候
他的D10可以直接從B10 bar 直接拉出來
而不用考慮進位的問題?
因為我利用他舉例說明的4來算
算出來的結果好像就不一樣
謝謝大家!!
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 140.118.2.4
1F：推 owenroy:因為只有他的權重是1 09/24 11:51
2F：→ EZjoy:可是他跟-73相加的時候，應該還是會進位不是嗎 09/24 13:11
3F：推 owenroy:更正 他有進位 只是隱含在他的code operation裡面 09/24 13:20
4F：→ owenroy:你只要知道他是如何簡化的就知道了 09/24 13:21
5F：→ EZjoy:他是把4bit的code利用補上去的電容拆成用5個code表示。也就 09/24 14:20
6F：→ EZjoy:是說其實他是4bit的3跟5經過修正之後出來都會是4。他在未簡 09/24 14:20
7F：→ EZjoy:化的電路是先-1再決定要不要+2。他在簡化的時候是先把-73跟B 09/24 14:20
8F：→ EZjoy:9c先相加之後就可以得到b9之前的所有化簡。但是b10有可能是1 09/24 14:20
9F：→ EZjoy:。這樣他的進位跑去哪裡了？麻煩您了！謝謝！ 09/24 14:20
10F：→ EZjoy:解決了 謝謝大家 09/24 18:03