作者EZjoy (hirokle)
看板Electronics
标题[问题] Binary-Scaled Error Compensation
时间Tue Sep 24 10:04:10 2013
A 10b 100MS/s 1.13mW SAR ADC with Binary-Scaled Error Compensation
不知道板上有没有前辈有研究过这篇2010年的paper
我想要请问的是这篇里面所使用的DEC电路
为什麽在最後一个bit化简的时候
他的D10可以直接从B10 bar 直接拉出来
而不用考虑进位的问题?
因为我利用他举例说明的4来算
算出来的结果好像就不一样
谢谢大家!!
--
※ 发信站: 批踢踢实业坊(ptt.cc)
◆ From: 140.118.2.4
1F：推 owenroy:因为只有他的权重是1 09/24 11:51
2F：→ EZjoy:可是他跟-73相加的时候，应该还是会进位不是吗 09/24 13:11
3F：推 owenroy:更正 他有进位 只是隐含在他的code operation里面 09/24 13:20
4F：→ owenroy:你只要知道他是如何简化的就知道了 09/24 13:21
5F：→ EZjoy:他是把4bit的code利用补上去的电容拆成用5个code表示。也就 09/24 14:20
6F：→ EZjoy:是说其实他是4bit的3跟5经过修正之後出来都会是4。他在未简 09/24 14:20
7F：→ EZjoy:化的电路是先-1再决定要不要+2。他在简化的时候是先把-73跟B 09/24 14:20
8F：→ EZjoy:9c先相加之後就可以得到b9之前的所有化简。但是b10有可能是1 09/24 14:20
9F：→ EZjoy:。这样他的进位跑去哪里了？麻烦您了！谢谢！ 09/24 14:20
10F：→ EZjoy:解决了 谢谢大家 09/24 18:03