作者bulcas (神采飛揚)
看板Electronics
標題[問題] 在兩級 OP 中改善 misnatch
時間Sun Nov 17 19:47:59 2013
小弟最近被問到在兩級 OP 中，如何只調整第二級那顆造成增益的 MOS (非 current mirror 那顆)來改善因第一級的 input pair 造成的 mismatch?
我目前想到的改善第一級的 mismatch 的方法是讓 input pair 吃更大 VGS 和同步增大 W. L, 但是這就動到第一級。
我想不透如何只動第二級的那顆 mos 來改善第一級的 mismatch?
請各位前輩指導小弟，謝謝。
--
Sent from my Android
--
※ 發信站: 批踢踢實業坊(ptt.cc)
◆ From: 223.143.188.149
1F：推 iiiikkk:主要是讓第1級load的vds相同,降低systematic mismatch 11/17 19:54
2F：→ bulcas:這樣還是動第一級欸，還是說我理解錯誤? 可以請您說詳細點 11/17 20:20
3F：→ bulcas:嗎? 11/17 20:20
4F：→ big1p:標題misnatch，內文musmatch... 11/17 20:37
筆誤
※ 編輯: bulcas 來自: 61.231.108.149 (11/17 22:43)
5F：推 Baneling:這問題蠻有趣的 電路是single-end還是fully differential 11/17 23:06
differential-in single-out
※ 編輯: bulcas 來自: 61.231.108.149 (11/17 23:11)
6F：推 Williamette:systematic offset 電子學課本有寫吧 11/18 01:06
7F：推 jamtu:我覺得這問題不是描述得很清楚 11/18 11:54
8F：→ jamtu:因為，第一級的mismatch是描述哪一種mismatch? 11/18 11:55
9F：→ jamtu:如果是製程上的mismatch，你根本無法預估它是落在哪個點 11/18 11:55
10F：→ jamtu:你只能估計它的範圍 那刻意在第二級的size不一樣 11/18 11:55
11F：→ jamtu:你就是刻意做在某一邊 那就是觀念錯誤 11/18 11:56
12F：推 jamtu:要馬他在問別的 要馬就是亂問 要馬就是特殊應用 11/18 11:57
13F：→ jamtu:如果是考systematic mismatch，刻意讓第二級VGS跟第一級load 11/18 11:58
14F：→ jamtu:一樣，就是標準的作法了 11/18 11:59