作者bulcas (神采飞扬)
看板Electronics
标题[问题] 在两级 OP 中改善 misnatch
时间Sun Nov 17 19:47:59 2013
小弟最近被问到在两级 OP 中，如何只调整第二级那颗造成增益的 MOS (非 current mirror 那颗)来改善因第一级的 input pair 造成的 mismatch?
我目前想到的改善第一级的 mismatch 的方法是让 input pair 吃更大 VGS 和同步增大 W. L, 但是这就动到第一级。
我想不透如何只动第二级的那颗 mos 来改善第一级的 mismatch?
请各位前辈指导小弟，谢谢。
--
Sent from my Android
--
※ 发信站: 批踢踢实业坊(ptt.cc)
◆ From: 223.143.188.149
1F：推 iiiikkk:主要是让第1级load的vds相同,降低systematic mismatch 11/17 19:54
2F：→ bulcas:这样还是动第一级欸，还是说我理解错误? 可以请您说详细点 11/17 20:20
3F：→ bulcas:吗? 11/17 20:20
4F：→ big1p:标题misnatch，内文musmatch... 11/17 20:37
笔误
※ 编辑: bulcas 来自: 61.231.108.149 (11/17 22:43)
5F：推 Baneling:这问题蛮有趣的 电路是single-end还是fully differential 11/17 23:06
differential-in single-out
※ 编辑: bulcas 来自: 61.231.108.149 (11/17 23:11)
6F：推 Williamette:systematic offset 电子学课本有写吧 11/18 01:06
7F：推 jamtu:我觉得这问题不是描述得很清楚 11/18 11:54
8F：→ jamtu:因为，第一级的mismatch是描述哪一种mismatch? 11/18 11:55
9F：→ jamtu:如果是制程上的mismatch，你根本无法预估它是落在哪个点 11/18 11:55
10F：→ jamtu:你只能估计它的范围 那刻意在第二级的size不一样 11/18 11:55
11F：→ jamtu:你就是刻意做在某一边 那就是观念错误 11/18 11:56
12F：推 jamtu:要马他在问别的 要马就是乱问 要马就是特殊应用 11/18 11:57
13F：→ jamtu:如果是考systematic mismatch，刻意让第二级VGS跟第一级load 11/18 11:58
14F：→ jamtu:一样，就是标准的作法了 11/18 11:59