首先要先知道slew rate這個參數 他背後的現象slewing是怎麼發生的 這個現象的發生基本上是OPAMP的input突然給一個不小的step 讓input pair其中一顆瞬間被完全關掉 另一顆電晶體瞬間通過ISS電流 這個現象常發生於switched-capacitor電路裡面 假設今天我的OP是一級　也就是影響頻寬的因素是輸出電容 也就是負載電容　理想上GBW = Gm/2πCL 在這樣一個model下　假設OPAMP接成unity gain buffer 理論上我給input一個很小的step 輸出應該要有一個一階的響應　其時間常數為CL/Gm 而我們記住一般而言Gm大概會設計成ID的5~20倍　看你的spec 但很不幸的　由於slew rate是大信號操作 在input有很大step的瞬間　 你只有ISS的電流對電容充電，而不是GmVin的電流對電容充電 想像你有1V的暫態電壓，這電路瞬間的反應速度會是你預期的1/10左右 這造成你的輸出反應不夠快，連帶造成回授信號速度下降　 越晚把OP的input電壓拉回到virtual ground 整體看起來你整個switched-cap的電路反應時間就不是原本預期設計的那樣 會稍微慢一點點 同樣的原理可以解釋在 2 stage OP 1 stage OP的速度是被CL限制住 而 2 stage OP的速度基本上是被Cc限制住 (加上CL不能比Cc大太多) 剩下的跟razavi課本一樣 最後，大部分市面上販售的OP補償都做在裡面 仔細看他的GBW都是定義好的　不隨你的loading改變而改變 其實slew rate設計上非常容易模擬 要量測discrete component的slew rate也很容易 你灌方波給他然後看示波器輸出的形狀就好了... ※ 引述《woko (孤.獨.一.痕)》之銘言： : 請教版上高手幾個問題： : (1)最近念到關於OP的slew rate推導， : 推導過程有提到影響slew rate的主要因素是飽和電流和第二級補償電容， : 假設不加入補償電容的話，slew rate是否會接近無窮大呢? : (2)另外OP輸出所看到的負載電容會不會影響slew rate呢? : 從書上的slew rate推導過程感覺好像不會有影響， : 不過我覺得這結論好像只在discrete component circuit才適用? : p.s. : 因為我需要買現成的OP來兜電路版， : 同時也要自己下線一顆包含OP電路的IC， : 不確定在IC以及discrete component這兩種不同的電路設計平台， : slew rate的影響因子是否都相同? : 麻煩有相關經驗的高手不吝指導，非常感謝!! --

※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 61.62.94.69 ※ 編輯: jamtu 來自: 61.62.94.69 (03/17 03:40) 感謝指正 open loop的時間常數是1/RoutCL沒有錯 因為實際上電路發生的時間常數都是負回授造成的Gm/CL 所以我一開始舉例就沒有特別注意這邊 哈哈 ※ 編輯: jamtu 來自: 61.62.94.69 (03/18 01:26) ※ 編輯: jamtu 來自: 61.62.94.69 (03/18 01:28)