首先要先知道slew rate这个参数 他背後的现象slewing是怎麽发生的 这个现象的发生基本上是OPAMP的input突然给一个不小的step 让input pair其中一颗瞬间被完全关掉 另一颗电晶体瞬间通过ISS电流 这个现象常发生於switched-capacitor电路里面 假设今天我的OP是一级　也就是影响频宽的因素是输出电容 也就是负载电容　理想上GBW = Gm/2πCL 在这样一个model下　假设OPAMP接成unity gain buffer 理论上我给input一个很小的step 输出应该要有一个一阶的响应　其时间常数为CL/Gm 而我们记住一般而言Gm大概会设计成ID的5~20倍　看你的spec 但很不幸的　由於slew rate是大信号操作 在input有很大step的瞬间　 你只有ISS的电流对电容充电，而不是GmVin的电流对电容充电 想像你有1V的暂态电压，这电路瞬间的反应速度会是你预期的1/10左右 这造成你的输出反应不够快，连带造成回授信号速度下降　 越晚把OP的input电压拉回到virtual ground 整体看起来你整个switched-cap的电路反应时间就不是原本预期设计的那样 会稍微慢一点点 同样的原理可以解释在 2 stage OP 1 stage OP的速度是被CL限制住 而 2 stage OP的速度基本上是被Cc限制住 (加上CL不能比Cc大太多) 剩下的跟razavi课本一样 最後，大部分市面上贩售的OP补偿都做在里面 仔细看他的GBW都是定义好的　不随你的loading改变而改变 其实slew rate设计上非常容易模拟 要量测discrete component的slew rate也很容易 你灌方波给他然後看示波器输出的形状就好了... ※ 引述《woko (孤.独.一.痕)》之铭言： : 请教版上高手几个问题： : (1)最近念到关於OP的slew rate推导， : 推导过程有提到影响slew rate的主要因素是饱和电流和第二级补偿电容， : 假设不加入补偿电容的话，slew rate是否会接近无穷大呢? : (2)另外OP输出所看到的负载电容会不会影响slew rate呢? : 从书上的slew rate推导过程感觉好像不会有影响， : 不过我觉得这结论好像只在discrete component circuit才适用? : p.s. : 因为我需要买现成的OP来兜电路版， : 同时也要自己下线一颗包含OP电路的IC， : 不确定在IC以及discrete component这两种不同的电路设计平台， : slew rate的影响因子是否都相同? : 麻烦有相关经验的高手不吝指导，非常感谢!! --

※ 发信站: 批踢踢实业坊(ptt.cc) ◆ From: 61.62.94.69 ※ 编辑: jamtu 来自: 61.62.94.69 (03/17 03:40) 感谢指正 open loop的时间常数是1/RoutCL没有错 因为实际上电路发生的时间常数都是负回授造成的Gm/CL 所以我一开始举例就没有特别注意这边 哈哈 ※ 编辑: jamtu 来自: 61.62.94.69 (03/18 01:26) ※ 编辑: jamtu 来自: 61.62.94.69 (03/18 01:28)