作者bulcas (神采飛揚)
看板Electronics
標題[問題] 升壓電路選擇
時間Sat Jun 21 20:14:40 2014
我的輸入是 VDD 訊號,範圍是 0.9V~1.8V, 輸出要固定於約 3V.
也就是
0.9 <= VIN = VDD <= 1.8
VOUT = 3V (for all VIN)
目前我想到的是應用 DC-DC Converter boost 4 倍,然後用類似 LDO 的 regulator 概念
把 boost 過後的電壓分壓.
做法是以 Dickson charge pump DC-DC converter 接回授到一個比較器產生一個訊號去控
制一個 VCO 來產生控制 charge pump 切換的 clock.
因為面積考量,不考慮有用電感的 boost dc-dc converter,因而採用 charge pump 或
Cross-coupled switched capacitor 架構.
但是我對於固定 output 電壓於某個定值這件事情沒有 idea.
請問有人有做過類似要求的電路嗎?
要往哪個方向去找資料呢 ?
謝謝
--
思念，就是從記憶深處傳來的熟悉香味
--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 114.43.38.119
※ 文章網址: http://webptt.com/m.aspx?n=bbs/Electronics/M.1403352884.A.78C.html
1F：推 joy830:一顆Boost IC搞定 06/21 23:17
2F：推 Williamette:不是就LDO嗎 06/22 06:27
LDO 是降壓的，我要的是升壓的。
3F：推 yudofu:用TPS60301全搞定 打完收工 06/22 10:43
4F：推 bxxl:看敘述,他應該是要自己設計類比IC, 06/22 18:36
5F：推 mos888tw:接回授到一個比較器?不是應該接到一個reference? 06/22 20:39
6F：→ mos888tw:這部分實作方式也許講具體一點比較清楚你的問題 06/22 20:39
抱歉表達不清。
我的意思是 CP 出來的電壓經過電阻分壓後的電壓，接入比較器與 reference 電壓比較
比較器的輸出則控制 VCO 產生對應的 clock duty 去控制 CP
目的是因為我的 VDD 最高只能到 1.8V （範圍是0.9 ～ 1.8）, 但是後面的電路需要的
VDD 是 3V 或 4V，所以需要這個電路把 VDD 升壓並且穩壓給後面電路用。
7F：推 love750219:可以參考"Erich Bayer"所發表的論文,這種電路需要2級 06/23 01:05
8F：→ love750219:的CP,第一級負責單純倍壓,第二級負責穩壓,還要一個偵 06/23 01:06
9F：→ love750219:測供應電壓範圍的電路,決定第二級的升壓倍率(1.5/2.0) 06/23 01:07
可否請教是哪一篇論文呢 謝謝
※ 編輯: bulcas (211.22.107.55), 06/23/2014 08:44:51
※ 編輯: bulcas (211.22.107.55), 06/23/2014 08:50:27
10F：推 mos888tw:那有閉回路呀 這樣應該就可以動了八 後面加個LDO就好 06/23 12:57
11F：→ technology55:對ripple沒有很要求的話就用charge pump吧 06/28 01:46
12F：→ technology55:用PFM的方法超過3V就不pump小於3V就pump 06/28 01:47
13F：→ technology55:簡單也沒有穩定度的問題 但缺點是ripple可能較大 06/28 01:49
14F：→ technology55:Care ripple的話後面再接一個LDO吧 06/28 01:49
15F：推 love750219:1. Current Mode Charge Pump Topology Modeling and 07/02 00:00
16F：→ love750219:Control 2. A High Efficiency Single-Cell Cascaded 07/02 00:01
17F：→ love750219:Charge Pump Topology 可以參考這兩篇..希望能幫助到你 07/02 00:02