作者bulcas (神采飞扬)
看板Electronics
标题[问题] 升压电路选择
时间Sat Jun 21 20:14:40 2014
我的输入是 VDD 讯号,范围是 0.9V~1.8V, 输出要固定於约 3V.
也就是
0.9 <= VIN = VDD <= 1.8
VOUT = 3V (for all VIN)
目前我想到的是应用 DC-DC Converter boost 4 倍,然後用类似 LDO 的 regulator 概念
把 boost 过後的电压分压.
做法是以 Dickson charge pump DC-DC converter 接回授到一个比较器产生一个讯号去控
制一个 VCO 来产生控制 charge pump 切换的 clock.
因为面积考量,不考虑有用电感的 boost dc-dc converter,因而采用 charge pump 或
Cross-coupled switched capacitor 架构.
但是我对於固定 output 电压於某个定值这件事情没有 idea.
请问有人有做过类似要求的电路吗?
要往哪个方向去找资料呢 ?
谢谢
--
思念，就是从记忆深处传来的熟悉香味
--
※ 发信站: 批踢踢实业坊(ptt.cc), 来自: 114.43.38.119
※ 文章网址: http://webptt.com/cn.aspx?n=bbs/Electronics/M.1403352884.A.78C.html
1F：推 joy830:一颗Boost IC搞定 06/21 23:17
2F：推 Williamette:不是就LDO吗 06/22 06:27
LDO 是降压的，我要的是升压的。
3F：推 yudofu:用TPS60301全搞定 打完收工 06/22 10:43
4F：推 bxxl:看叙述,他应该是要自己设计类比IC, 06/22 18:36
5F：推 mos888tw:接回授到一个比较器?不是应该接到一个reference? 06/22 20:39
6F：→ mos888tw:这部分实作方式也许讲具体一点比较清楚你的问题 06/22 20:39
抱歉表达不清。
我的意思是 CP 出来的电压经过电阻分压後的电压，接入比较器与 reference 电压比较
比较器的输出则控制 VCO 产生对应的 clock duty 去控制 CP
目的是因为我的 VDD 最高只能到 1.8V （范围是0.9 ～ 1.8）, 但是後面的电路需要的
VDD 是 3V 或 4V，所以需要这个电路把 VDD 升压并且稳压给後面电路用。
7F：推 love750219:可以参考"Erich Bayer"所发表的论文,这种电路需要2级 06/23 01:05
8F：→ love750219:的CP,第一级负责单纯倍压,第二级负责稳压,还要一个侦 06/23 01:06
9F：→ love750219:测供应电压范围的电路,决定第二级的升压倍率(1.5/2.0) 06/23 01:07
可否请教是哪一篇论文呢 谢谢
※ 编辑: bulcas (211.22.107.55), 06/23/2014 08:44:51
※ 编辑: bulcas (211.22.107.55), 06/23/2014 08:50:27
10F：推 mos888tw:那有闭回路呀 这样应该就可以动了八 後面加个LDO就好 06/23 12:57
11F：→ technology55:对ripple没有很要求的话就用charge pump吧 06/28 01:46
12F：→ technology55:用PFM的方法超过3V就不pump小於3V就pump 06/28 01:47
13F：→ technology55:简单也没有稳定度的问题 但缺点是ripple可能较大 06/28 01:49
14F：→ technology55:Care ripple的话後面再接一个LDO吧 06/28 01:49
15F：推 love750219:1. Current Mode Charge Pump Topology Modeling and 07/02 00:00
16F：→ love750219:Control 2. A High Efficiency Single-Cell Cascaded 07/02 00:01
17F：→ love750219:Charge Pump Topology 可以参考这两篇..希望能帮助到你 07/02 00:02