作者letitgo02 (我看見的世界)
看板Electronics
標題[問題] 非同步設計的 constraint
時間Sat Mar 5 21:37:03 2016
Hi 請問大家
一般非同步設計 如下圖
https://filebox.ece.vt.edu/~athanas/4514/ledadoc/html/images/pol_cdc11.gif
要怎麼卡 constraint
假設 clock 跑很快的話
快到需要考慮下 constraint
謝謝
--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 1.169.171.217
※ 文章網址: https://webptt.com/m.aspx?n=bbs/Electronics/M.1457185027.A.D7E.html
1F：推 kuoll: 這不叫非同步(asynchronous) 這叫 multiple clock 一般來說 03/05 23:24
2F：→ kuoll: 下false path就好了 另外糾正一點 constraint不是因為跑很 03/05 23:24
3F：→ kuoll: 快才要下(不然定義何謂快？) 而是只要兩clk不同就要下 03/05 23:25
4F：推 Baneling: 不是喔 這種電路(synchronizer)是用在非同步的做法 03/05 23:58
5F：→ Baneling: multiple clock可以做成同步或者非同步 03/05 23:59
6F：→ Baneling: 同步或者非同步通常是看處理clock tree的時候怎麼處理 03/06 00:00
7F：→ Baneling: 這個議題的討論跟EAD tool的使用方式在SNUG的一篇文章 03/06 00:01
8F：→ Baneling: 有討論到... 一時想不起來名字 orz 03/06 00:02
9F：→ Baneling: 另外 constraint是只要你有用到邏輯合成就應該要下, 不 03/06 00:02
10F：→ Baneling: 然eda tool要用什麼當做根據去幫你實現電路? XD 03/06 00:03
12F：推 xanter: 這電路怪怪的感覺，只有同步select,卻沒有對data同步，也 03/06 01:36
13F：→ xanter: 沒有acknowledge 03/06 01:36
14F：→ letitgo02: b大厲害，知道我想問什麼 03/06 17:48
15F：推 ViewMoon: 這是 CDC (clock domain crossing) 的 D-MUX, 03/06 23:43
16F：→ ViewMoon: MUX synchronizer, or sync MUX. 03/06 23:43
17F：→ ViewMoon: 只要不是同一 clock group, 一律雙向 set_false_path 03/06 23:44
18F：→ ViewMoon: 或 set_clock_groups，STA 視它為 unconstrainted path 03/06 23:45
19F：→ ViewMoon: 也就是, synthesis/STA 不處理 CDC, 而是另由 CDC tool 03/06 23:46
20F：→ ViewMoon: 去處理,e.g.Questa CDC, Meridian CDC, SpyGlass CDC... 03/06 23:48
21F：→ ViewMoon: mutiple clocks同一clock group是set_multicycle_path 03/06 23:50
22F：→ ViewMoon: or not (仍是 STA topic), 不同 clock groups 是 CDC 03/06 23:51
23F：→ ViewMoon: topic 基本上不屬 STA topic 03/06 23:51
24F：推 Baneling: ViewMoon說得太好了... 這篇不m可惜 03/07 22:32
25F：→ mmonkeyboyy: V說的真好+1 03/09 20:50