作者letitgo02 (我看见的世界)
看板Electronics
标题[问题] 非同步设计的 constraint
时间Sat Mar 5 21:37:03 2016
Hi 请问大家
一般非同步设计 如下图
https://filebox.ece.vt.edu/~athanas/4514/ledadoc/html/images/pol_cdc11.gif
要怎麽卡 constraint
假设 clock 跑很快的话
快到需要考虑下 constraint
谢谢
--
※ 发信站: 批踢踢实业坊(ptt.cc), 来自: 1.169.171.217
※ 文章网址: https://webptt.com/cn.aspx?n=bbs/Electronics/M.1457185027.A.D7E.html
1F：推 kuoll: 这不叫非同步(asynchronous) 这叫 multiple clock 一般来说 03/05 23:24
2F：→ kuoll: 下false path就好了 另外纠正一点 constraint不是因为跑很 03/05 23:24
3F：→ kuoll: 快才要下(不然定义何谓快？) 而是只要两clk不同就要下 03/05 23:25
4F：推 Baneling: 不是喔 这种电路(synchronizer)是用在非同步的做法 03/05 23:58
5F：→ Baneling: multiple clock可以做成同步或者非同步 03/05 23:59
6F：→ Baneling: 同步或者非同步通常是看处理clock tree的时候怎麽处理 03/06 00:00
7F：→ Baneling: 这个议题的讨论跟EAD tool的使用方式在SNUG的一篇文章 03/06 00:01
8F：→ Baneling: 有讨论到... 一时想不起来名字 orz 03/06 00:02
9F：→ Baneling: 另外 constraint是只要你有用到逻辑合成就应该要下, 不 03/06 00:02
10F：→ Baneling: 然eda tool要用什麽当做根据去帮你实现电路? XD 03/06 00:03
12F：推 xanter: 这电路怪怪的感觉，只有同步select,却没有对data同步，也 03/06 01:36
13F：→ xanter: 没有acknowledge 03/06 01:36
14F：→ letitgo02: b大厉害，知道我想问什麽 03/06 17:48
15F：推 ViewMoon: 这是 CDC (clock domain crossing) 的 D-MUX, 03/06 23:43
16F：→ ViewMoon: MUX synchronizer, or sync MUX. 03/06 23:43
17F：→ ViewMoon: 只要不是同一 clock group, 一律双向 set_false_path 03/06 23:44
18F：→ ViewMoon: 或 set_clock_groups，STA 视它为 unconstrainted path 03/06 23:45
19F：→ ViewMoon: 也就是, synthesis/STA 不处理 CDC, 而是另由 CDC tool 03/06 23:46
20F：→ ViewMoon: 去处理,e.g.Questa CDC, Meridian CDC, SpyGlass CDC... 03/06 23:48
21F：→ ViewMoon: mutiple clocks同一clock group是set_multicycle_path 03/06 23:50
22F：→ ViewMoon: or not (仍是 STA topic), 不同 clock groups 是 CDC 03/06 23:51
23F：→ ViewMoon: topic 基本上不属 STA topic 03/06 23:51
24F：推 Baneling: ViewMoon说得太好了... 这篇不m可惜 03/07 22:32
25F：→ mmonkeyboyy: V说的真好+1 03/09 20:50