作者s055661 (xup6bj6)
看板Electronics
標題[問題] MOS DUMMY大小
時間Mon Oct 26 10:45:51 2020
最近遇到問題是當matching完為了防止蝕刻
所以要補上DUMMY但是DUMMY的大小要怎麼去設計呢
有人可以跟我解釋一下嗎? 謝謝各位~~
--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 106.1.232.170 (臺灣)
※ 文章網址: https://webptt.com/m.aspx?n=bbs/Electronics/M.1603680353.A.0FD.html
1F：推 mmonkeyboyy: DRC裡沒有嗎? 你送上去不過就踢回來找你重改了 10/26 11:00
2F：→ smartbit: width should be the same for matched layout 10/26 15:25
3F：→ smartbit: in advance process. length is suggested to be the m 10/26 15:26
4F：→ smartbit: atched Mos 10/26 15:26
5F：推 BaaaSwin: 借問一下，length不一樣 會影響什麼 10/27 03:52
6F：推 zzxcaa: 可能LOD.POE effect? 10/27 09:54
7F：→ s055661: 謝謝各位~根據了解，只要面積夠建議跟matching的mos一樣 10/27 12:02
8F：→ s055661: 但面積不夠的話一根POLY好像也可以 10/27 12:03
9F：→ s055661: 如果有理解錯，再麻煩大家告訴我正確觀念~ 10/27 12:05
10F：推 andyping: 是這樣沒錯 看layout 的空間 10/27 12:20
11F：推 steven851015: 盡量跟你的電路with length一樣 10/30 15:28
12F：推 a86692472: 不用畫 製程都很好 別怕 11/03 17:07
13F：推 andyping: 要不要加dummy還是要看電路速度以及那個訊號是不是特殊 11/04 04:21
14F：→ andyping: 的決定吧 11/04 04:21
15F：→ andyping: 類比還是會分高速或低速電路 11/04 04:22