作者s055661 (xup6bj6)
看板Electronics
标题[问题] MOS DUMMY大小
时间Mon Oct 26 10:45:51 2020
最近遇到问题是当matching完为了防止蚀刻
所以要补上DUMMY但是DUMMY的大小要怎麽去设计呢
有人可以跟我解释一下吗? 谢谢各位~~
--
※ 发信站: 批踢踢实业坊(ptt.cc), 来自: 106.1.232.170 (台湾)
※ 文章网址: https://webptt.com/cn.aspx?n=bbs/Electronics/M.1603680353.A.0FD.html
1F：推 mmonkeyboyy: DRC里没有吗? 你送上去不过就踢回来找你重改了 10/26 11:00
2F：→ smartbit: width should be the same for matched layout 10/26 15:25
3F：→ smartbit: in advance process. length is suggested to be the m 10/26 15:26
4F：→ smartbit: atched Mos 10/26 15:26
5F：推 BaaaSwin: 借问一下，length不一样 会影响什麽 10/27 03:52
6F：推 zzxcaa: 可能LOD.POE effect? 10/27 09:54
7F：→ s055661: 谢谢各位~根据了解，只要面积够建议跟matching的mos一样 10/27 12:02
8F：→ s055661: 但面积不够的话一根POLY好像也可以 10/27 12:03
9F：→ s055661: 如果有理解错，再麻烦大家告诉我正确观念~ 10/27 12:05
10F：推 andyping: 是这样没错 看layout 的空间 10/27 12:20
11F：推 steven851015: 尽量跟你的电路with length一样 10/30 15:28
12F：推 a86692472: 不用画 制程都很好 别怕 11/03 17:07
13F：推 andyping: 要不要加dummy还是要看电路速度以及那个讯号是不是特殊 11/04 04:21
14F：→ andyping: 的决定吧 11/04 04:21
15F：→ andyping: 类比还是会分高速或低速电路 11/04 04:22