作者dinex ()
看板Electronics
標題[問題] super source follower輸出掛PowerMOS內
時間Fri Sep 23 12:16:06 2022
super source follower相較於一般的source follower
output resistance更小到1/gmroro
然而因為本身也形成一個迴路 因此需要考慮到穩定度的問題
https://www.edaboard.com/attachments/ssf-png.55242/
但最近從M2 Gate斷開看內迴路穩定度時 卻發現接PowerMOS的Vout這點多產出了一個zero和
pole
神奇的是如果把PowerMOS替代成等效Cgg大小的理想電容
多出的pole和zero反而會消失(藍色:Vout接PowerMOS,綠色:改接等效大小理想電容)
https://imgur.com/a/HtCbqJN
這種pole和zero是怎麼產生的?先謝謝各位了!
--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 42.72.227.14 (臺灣)
※ 文章網址: https://webptt.com/m.aspx?n=bbs/Electronics/M.1663906569.A.77A.html
1F：推 lastovo: 輸出阻抗是gm*gm*ro吧！？ 09/24 12:19
在閉迴路的情況下是gmroutrout
現在是從M2的Gate斷開看M2M1的開迴路AC
當然Vout那點阻抗就不是gmroutrout了
另外忘了說該PowerMOS操作在weak inversion區(VGS=550mV,VTH=818mV) 不知有沒有關
※ 編輯: dinex (114.24.99.141 臺灣), 09/25/2022 18:14:57
2F：推 jamtu: 你怎麼sim M1替換成理想電容的? 那M1還在嗎? 09/27 11:48
3F：→ jamtu: 如果不在怎麼會loop gain DC一樣 看不懂 09/27 11:48
4F：→ blacktea5: 不曉得你的power mos 是哪顆？ 09/27 17:22
5F：→ blacktea5: 最簡單你的sf 的cgs 可造成zero 09/27 17:23
6F：→ blacktea5: 我看懂了 你要LDO差低阻抗的buffer (ssf) 09/27 17:31
7F：→ blacktea5: 主要是你的回授斷在m2 gate 在幹嘛？ 09/27 17:32
8F：→ blacktea5: 你要斷m2 這個我覺得比較像是在探討ssf 這個東西本身 09/27 17:33
9F：→ blacktea5: 的tf 09/27 17:33
10F：→ blacktea5: 但是你本身Ldo插cc補償後你的ssf 造成的影響應該很小 09/27 17:35
11F：→ blacktea5: 吧？ 09/27 17:35
12F：→ blacktea5: 一樓說的倒數才是真的輸出阻抗吧？ 09/27 17:39