作者dinex ()
看板Electronics
标题[问题] super source follower输出挂PowerMOS内
时间Fri Sep 23 12:16:06 2022
super source follower相较於一般的source follower
output resistance更小到1/gmroro
然而因为本身也形成一个回路 因此需要考虑到稳定度的问题
https://www.edaboard.com/attachments/ssf-png.55242/
但最近从M2 Gate断开看内回路稳定度时 却发现接PowerMOS的Vout这点多产出了一个zero和
pole
神奇的是如果把PowerMOS替代成等效Cgg大小的理想电容
多出的pole和zero反而会消失(蓝色:Vout接PowerMOS,绿色:改接等效大小理想电容)
https://imgur.com/a/HtCbqJN
这种pole和zero是怎麽产生的?先谢谢各位了!
--
※ 发信站: 批踢踢实业坊(ptt.cc), 来自: 42.72.227.14 (台湾)
※ 文章网址: https://webptt.com/cn.aspx?n=bbs/Electronics/M.1663906569.A.77A.html
1F：推 lastovo: 输出阻抗是gm*gm*ro吧！？ 09/24 12:19
在闭回路的情况下是gmroutrout
现在是从M2的Gate断开看M2M1的开回路AC
当然Vout那点阻抗就不是gmroutrout了
另外忘了说该PowerMOS操作在weak inversion区(VGS=550mV,VTH=818mV) 不知有没有关
※ 编辑: dinex (114.24.99.141 台湾), 09/25/2022 18:14:57
2F：推 jamtu: 你怎麽sim M1替换成理想电容的? 那M1还在吗? 09/27 11:48
3F：→ jamtu: 如果不在怎麽会loop gain DC一样 看不懂 09/27 11:48
4F：→ blacktea5: 不晓得你的power mos 是哪颗？ 09/27 17:22
5F：→ blacktea5: 最简单你的sf 的cgs 可造成zero 09/27 17:23
6F：→ blacktea5: 我看懂了 你要LDO差低阻抗的buffer (ssf) 09/27 17:31
7F：→ blacktea5: 主要是你的回授断在m2 gate 在干嘛？ 09/27 17:32
8F：→ blacktea5: 你要断m2 这个我觉得比较像是在探讨ssf 这个东西本身 09/27 17:33
9F：→ blacktea5: 的tf 09/27 17:33
10F：→ blacktea5: 但是你本身Ldo插cc补偿後你的ssf 造成的影响应该很小 09/27 17:35
11F：→ blacktea5: 吧？ 09/27 17:35
12F：→ blacktea5: 一楼说的倒数才是真的输出阻抗吧？ 09/27 17:39