作者WetDreamZZZ (夢中夢)
看板Electronics
標題[問題] 閉迴路內加電容對輸出雜訊會產生突波?
時間Thu Oct 27 11:56:26 2022
https://imgur.com/J6YRZQV
最近在嘗試降低LDO輸出雜訊
通常在輸出或輸入(參考電壓)加入電容的話
輸出雜訊可以獲得明顯的降低
但如果是直接在迴路內加入電容穩壓的話
以下圖加在FB Node為例隨著電容增加在越低頻處會產生更大的突波
https://i.imgur.com/wayvDcZ.jpg
想請問這是為什麼呢?
畢竟就穩壓的角度而言
電容越大理應穩壓甚至濾波的效果越好
但為何在閉迴路裡面加卻反而產生反效果呢?
先謝謝各位了!
--
※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 42.73.201.187 (臺灣)
※ 文章網址: https://webptt.com/m.aspx?n=bbs/Electronics/M.1666842988.A.E11.html
1F：推 jason90814: 猜一下是loop gain爆掉了？ 10/27 14:32
2F：→ jason90814: 畫個bode plot或跑stb分析看看 10/27 14:32
3F：推 breadking: 頻域的不叫突波吧，你先把每個noise source對vout的tra 10/27 14:46
4F：→ breadking: nsfer function算一算，應該就知道了 10/27 14:46
5F：推 breadking: 基本上就是負回授的amp本身能壓低noise，但是你把amp 10/27 14:50
6F：→ breadking: 的 input加上一個電容，讓他在低頻就掛掉 10/27 14:50
7F：推 gaussian: 請問你的圖是. noise 模擬嗎？ 10/27 16:20
8F：推 gaussian: VFB的電容越大，phase margin 越差 10/27 16:23
9F：推 tony9211: 用cadence的話 可以看Noise summary 11/02 00:28