作者WetDreamZZZ (梦中梦)
看板Electronics
标题[问题] 闭回路内加电容对输出杂讯会产生突波?
时间Thu Oct 27 11:56:26 2022
https://imgur.com/J6YRZQV
最近在尝试降低LDO输出杂讯
通常在输出或输入(参考电压)加入电容的话
输出杂讯可以获得明显的降低
但如果是直接在回路内加入电容稳压的话
以下图加在FB Node为例随着电容增加在越低频处会产生更大的突波
https://i.imgur.com/wayvDcZ.jpg
想请问这是为什麽呢?
毕竟就稳压的角度而言
电容越大理应稳压甚至滤波的效果越好
但为何在闭回路里面加却反而产生反效果呢?
先谢谢各位了!
--
※ 发信站: 批踢踢实业坊(ptt.cc), 来自: 42.73.201.187 (台湾)
※ 文章网址: https://webptt.com/cn.aspx?n=bbs/Electronics/M.1666842988.A.E11.html
1F：推 jason90814: 猜一下是loop gain爆掉了？ 10/27 14:32
2F：→ jason90814: 画个bode plot或跑stb分析看看 10/27 14:32
3F：推 breadking: 频域的不叫突波吧，你先把每个noise source对vout的tra 10/27 14:46
4F：→ breadking: nsfer function算一算，应该就知道了 10/27 14:46
5F：推 breadking: 基本上就是负回授的amp本身能压低noise，但是你把amp 10/27 14:50
6F：→ breadking: 的 input加上一个电容，让他在低频就挂掉 10/27 14:50
7F：推 gaussian: 请问你的图是. noise 模拟吗？ 10/27 16:20
8F：推 gaussian: VFB的电容越大，phase margin 越差 10/27 16:23
9F：推 tony9211: 用cadence的话 可以看Noise summary 11/02 00:28