那小弟來講講超取樣(Oversampling)好了 不過我不怎麼熟理論，我只熟怎麼做電路XD 目前世界上的ADC或DAC主要分為兩種： 1. Nyquist-Rate 2. Oversampling Nyquist-Rate的原理就如同前面許多大大們講到的， Sampling Theory，取樣頻率要大於訊號頻率的兩倍 基於這個原理就可以定出許多ADC與DAC的基本規格， 例如有名的SNR公式---6.02*N+1.76 dB，N是ADC/DAC的位元數 告訴了我們最理想的ADC或DAC所能達到的最佳SNR為多少 而實際電路實現上也出現了多種架構，不過請把ADC與DAC分開來看 ADC的話主要為Pipeline ADC、SAR ADC、Integrating ADC、Flash ADC這四種架構 DAC的話有R-String、R-2R、Current-Steering、Charge-Scaling、 Serial DAC...這個比較多種一點 這個種類下的ADC或DAC並不會在輸出端放濾波器，就算放了， 也跟ADC/DAC無關，純粹應用上的需求 在輸出端放濾波器再輸出，這是Oversampling架構才有的， 原因跟電路原理有關係 == 至於Oversampling架構下的ADC或DAC，這個不太好解釋， 我盡量用容易懂的方式說明 Oversampling的ADC/DAC在這一行裡通常不太叫這個名字， 都是用它的電路架構來稱呼---Delta-Sigma ADC/DAC (有人叫它Sigma-Delta，其實是一樣的東西) 這個架構的構想來自於ADC/DAC天生的雜訊來源---Quantization Noise， 量化雜訊 根據Sampling Theory，取樣頻率至少要訊號頻率的兩倍， 但是取樣頻率不可能無限大，所以取樣後的訊號波形會帶有一點鋸齒狀的形式， 這些鋸齒狀波形造成了頻譜上的雜訊成份，也就是量化雜訊 假設量化雜訊的分佈為高斯分佈且量級介於-0.5LSB ~ 0.5LSB之間， 那麼量化雜訊會落在0 ~ fs/2 (fs為取樣頻率)的頻段內 所以如果可以把量化雜訊移出這個頻段，那麼對ADC/DAC的性能就有達到改善的可能， 理論上這樣做的話，SNR一定可以再增加，增加SNR的同時ADC/DAC的有效位數也會增加 想達到這點最直接的方式就是Oversampling，因為理想上量化雜訊會落在fs/2的頻段內， 所以增加取樣頻率，量化雜訊就有機會往高頻的地方分佈， 但是這樣做會有另外一種影響---低頻的雜訊也會增加 大約在1960年代有人提出了一個方式：Delta-Sigma Modulation， 理論上解決了這個問題。簡單來說，就是在一個Oversampling的系統上， 加入一個迴授路徑，這個迴授路徑對量化雜訊來說，等於是一個： N-th Order Butterworth High-Pass Filter 如此在頻譜上會造成Noise Shaping的效果，雜訊的分佈被推到高頻的地方， 低頻的頻段雜訊較少 例如這樣： http://www.flickr.com/photos/29801561@N03/3698013244/ 這是我用MATLAB作出來的模擬結果，階數為5階，32X的超取樣倍率 而圖上顯示的SNR指的是全頻段，如果輸出再加上一個濾波器，一定會比82.5dB好， 接著，只要在輸出端再接一個低通濾波器， 被推到高頻的雜訊理論上就可以濾掉 所以說呢，低通濾波器對於Oversampling ADC/DAC來說很重要， 但是對於其他種類的ADC/DAC其實並不重要 (當然像是Anti-Aliasing或Intepolator所用到的也是低通濾波器，不過用途不同， 不該混為一談) 不過這裡也得說實話， Oversampling的ADC/DAC電路設計其實要更為複雜， 因為有太多非理想因子必須解決 這使得除了像TI、Analog Devices及Linear Tech.這樣的廠商外， 做得出像樣產品的廠商真的很少，台灣就更不用說了 --

※ 發信站: 批踢踢實業坊(ptt.cc) ◆ From: 59.127.156.12 ※ 編輯: aztec1234 來自: 59.127.156.12 (07/07 22:41)