作者Acme ( )
看板Electronics
标题Re: 请问设计 IC 的tool及语法有哪些?
时间Wed Mar 15 00:15:00 2006
※ 引述《deathcustom (我要攻陷电子学)》之铭言：
: ※ 引述《[email protected] (h3)》之铭言：
: : as title .
: : 一般像是 max plus 可以转成一些标准的 verilog 或是其他high level 的设计语法吗?
: 最常用的语法是Verilog-XL(digital), Verilog-A(Analog), Spice(both)
: 这些是比较高阶的，其中Verilog又比Spice高阶
这叫做simulation的tool,不是语法...
另外Verilog-XL 算旧了 ... nc-verilog 比较新
vcs , modelsim ....
还有SPICE是跑analog的..,非常低阶,不是比较高阶的那一类....
--
※ 发信站: 批踢踢实业坊(ptt.cc)
◆ From: 220.228.245.84