※ 引述《deathcustom (我要攻陷电子学)》之铭言： : ※ 引述《Acme ( )》之铭言： : : 这叫做simulation的tool,不是语法... : : 另外Verilog-XL 算旧了 ... nc-verilog 比较新 : : vcs , modelsim .... : : 还有SPICE是跑analog的..,非常低阶,不是比较高阶的那一类.... : 在我眼里，Verilog HDL, VHDL, SPICE都很高阶噜 : 低阶的是自己去画layout : 你可以想像自己画4bit-算数器（加法减法） : 花了我快一天=.= : 可是HSPICE我只花一个小时就写完了 : HDL的话，大概几分钟吧orz Layout 跟 Simulation 是两回事 不能混在一起比较吧 ~~ Simulation完还是得画 Layout ！！ Layout画完跑post sim还是要靠Simulate Tools , HSPICE ..etc. 放在一起比 , 有点像是lp比鸡腿 --

※ 发信站: 批踢踢实业坊(ptt.cc) ◆ From: 218.165.142.42