作者jamtu (月光下的智慧)
看板Electronics
标题Re: [问题] hspice测OP的CMRR
时间Thu Aug 29 14:26:37 2013
首先要记住 是我的话 模拟都
不会接负回授
怎麽定义 就怎麽模拟
你要测OP的CMRR是open-loop特性
不是closed-loop特性
模拟上AC source不提供任何实质的信号
只是一个小信号model的参考量而已
CMRR很简单 首先你要测Adm
这部分比较没有争议
ACM的话 你把两个input short起来共同给一个AC=1
看output是多少就知道了
CMRR绝大多数新手犯的错误(很多硕士论文都有这个错误)是
没有给Mismatch下去跑
答案基本上都非常漂亮 -120, -140, -160 都跑出来
但是你的架构在真实情形mismatch下去 是否真的能维持这麽好？
--
※ 发信站: 批踢踢实业坊(ptt.cc)
◆ From: 140.112.48.152
1F：推 ezWang:感谢版主回答 感激不尽!! 08/29 14:50
2F：→ ezWang:所谓mismatch 是指电流镜/差动那部分2边mos的W/L比 08/29 14:52
3F：推 ezWang:给不同比值 如2.5跟2.4这样 会达到OP最後实做出来的情况!? 08/29 14:54
4F：→ jamtu:对 但是mismatch多少 你要算过 看制程文件以及跑蒙地卡罗 08/29 15:02
5F：推 hoochie:推推 讲出一个mismatch的点! presim postsim的CMRR 也都超 08/29 16:12
6F：→ hoochie:乐观的 08/29 16:12
7F：→ hoochie:我之前有同学硕论 Acm还测双端的 就是output相减,CMRR超棒 08/29 16:14
8F：→ jamtu:presim postsim理想上不会帮你测mismatch... 08/29 17:25
9F：→ jamtu:他测的是走线的mismatch 不是制程不均匀造成的mismatch 08/29 17:25
10F：→ jamtu:走线不均匀主要影响到的是AC 制程不均匀从DC开始影响 08/29 17:26
※ 编辑: jamtu 来自: 140.112.48.152 (08/29 17:27)
※ 编辑: jamtu 来自: 140.112.48.152 (08/29 17:27)
11F：→ laker020:Allen 书上建议的CMRR就是闭回路的..当然照定义也没错 08/31 21:10
12F：→ jamtu:感谢提醒 09/01 00:42
13F：→ jamtu:我觉得CMRR这东西很玄XDDD..... 09/01 00:43
14F：推 ezWang:还是说因为大部分OP都接成负回授来做应用 所以测CMRR时接成 09/01 10:18
15F：→ ezWang:负回授较符合实际上应用的结果(也就是CMRR很大) 较符合差动 09/01 10:19
16F：→ ezWang:降低杂讯的功用? 但一般test应该还是用开回路去测 09/01 10:20
17F：→ ezWang:不然感觉CMRR=Ad/Acm 一个open loop 一个close loop颇怪~"~ 09/01 10:21
18F：→ jamtu:应该这样说 OP大部分是负回授 但是Ad Acm还是能分开定意 09/01 13:11
19F：→ jamtu:步骤是 先确定open-loop OPAMP自己的Ad与Acm 09/01 13:12
20F：→ jamtu:然後再成负回授 去看它的影响 09/01 13:12
21F：→ jamtu:另外，OPAMP接成IA 有很多种不同的接法 09/01 13:12
22F：→ jamtu:不同的接法 对於你怎麽把gm-stage的CMRR算进系统看影响 09/01 13:13
23F：→ jamtu:是不一样的 09/01 13:13
24F：→ jamtu:举例 3-OPAMP IA的CMRR会卡在device matching 09/01 13:14
25F：→ jamtu:但是CFIA的CMRR取决於input stage Gm 这个value可以比较高 09/01 13:14
26F：→ jamtu:再来 CMRR有人只care DC 有人care EMI的部分 其实又不同 09/01 13:15
27F：→ jamtu:为了简化问题 我们应该要先知道一个Gm stage的open loop 09/01 13:16
28F：→ jamtu:CMRR 再based on 这个资讯去推得它对系统的影响 09/01 13:16