作者h94jo3cl4 (安卓)
看板Electronics
标题[请益] laker萃取问题
时间Thu Sep 12 22:50:08 2013
前辈们好，
最近在做一个电路，电路很重视metal和metal之间的很多的寄生容值CC比例，
画完主要电路的layout之後，
也萃取作Post-Simulation，效能都是可以接受的
可是放上ESD PAD之後(只是放在同一个cell内还没有接线)，
电路的效能就掉很多，
找了很久的bug之後，发现是寄生容值CC的比例跑掉很多，
(ESD PAD和核心电路有一段距离，应该不会互相影响)
也有发现萃取时会跑出"Extract bin X of Y"，layout越复杂Y越大，
就解释laker在萃取时可能会为了加快萃取速度，会将电路分Y部分来萃取
结果会导致像萃取时一大块电容被分成两部分来萃，
导致电容的线性度变很差，
请问这样的解释是对的吗？
请问有什麽解决的办法吗？
谢谢前辈们的指教！
--
※ 发信站: 批踢踢实业坊(ptt.cc)
◆ From: 114.40.66.136
1F：→ jamtu:所以是光摆在那里 原本的出来就不同吗 09/13 09:24
2F：→ h94jo3cl4:对... 09/13 10:39
3F：→ h94jo3cl4:而且两个距离很远(超过100um) 09/13 10:39
4F：→ h94jo3cl4:刚刚问cic工程师，他不认为是我说的问题， 09/13 10:40
5F：→ h94jo3cl4:可是他也没说怎麽办... 09/13 10:40
6F：→ jamtu:有办法点开档案去查哪里取错吗～ 09/14 22:27
7F：→ h94jo3cl4:我是去查电容的值，发现差了很多... 09/15 09:29
8F：→ h94jo3cl4:我是在做sar，容值飘很多... 09/15 09:30
9F：→ jamtu:感觉是纯tool的问题QQ 09/16 00:14
10F：→ jamtu:我觉得可以做成一个说明的file再请CIC工程师check 09/16 00:15
11F：→ jamtu:或是换一个tool看看有无这样的问题 09/16 00:15
12F：→ h94jo3cl4:最後是使用分层的萃法... 09/16 22:07
13F：→ h94jo3cl4:谢谢前辈 09/16 22:07