※ 引述《s4300138 (MacKer)》之铭言： : 最近在练习比较器的模拟 : 想请问一下 : 若是想要从HSIPCE模拟LATCH COMPARATOR的误差 : 有包含哪一些 : 目前想到有INPUT VOTAGE的OFFSET : MOS元件的MISMATCH造成的OFFSET : 另外想请问一下 : 甚麽是KICKBACK NOISE效应 : 关於KICKBACK NOISE造成的原因是甚麽呢? : 模拟上面应该怎麽观察 : 麻烦各位 : 希望有高人能为我指点迷津 A. Offset 基本上由差动队所组成的电路offset 跟差动对电晶体的(W*L)以及Vth在制程上的误差有很大的关系 而这些参数最终所产生的offset也跟偏压电流(Id)和差动对电晶体的gm有关系(Id/gm) 基本上要在Hspice模拟这几项的参数所产生的offset要看model card(制程档案) 有没有提供MOS mismatch model，有的话直接请问工程师怎麽用就可以了 如果没有就比较麻烦了... 因为你要自己去K制程文件然後把误差量 用数值分析软体产生出来再带回spice去跑(很土法炼钢) 再加上考虑负载的mismatch，这一类的offset通常被视为与"输入讯号无关的offset" 与"输入讯号有相依性的offset"目前我比较清楚的就是跟输入共模准位有关的offset 举例来说A组是0.901V跟0.905V比较，B组是0.601V跟0.605V比较 两组的比较电压差虽然都是4mV但A组的Vcm是0.9V，B组的Vcm是0.6 两组的Vcm不一样但压差相同的比较电压就可能会造成比较器有不一样的offset 然後比较出错误结果 B. Kickback Noise 这一类的杂讯是比较器内部有讯号剧烈变化的节点(通常是输出) 透过寄生电容偶合到输入端，改变输入讯号 这个影响要不要纳入考虑其实是看推动比较器的电路是什麽 如果是driver或者有OPAmp推动的circuit其实影响就不大 但是如果是开关跟电容所组成的取样电路就会大幅受影响 (因为没有主动电路去keep电压) 改善的方法就是在比较器前面加个pre-amp通常就解了 复杂一点的也有，可是那太麻烦了，跟抵消switch的charge injection方法有点类似 就是加一个dummy MOS cap 至於模拟方法如果你的讯号源(比较器的输入)如果都是理想讯号 那一定是看不到这个效应的，因为kickback noise无法改变你所设定的理想讯号 其实比较器设计还是很看应用，考量的点可能跟你前端甚至後端电路都有关系 一点经验希望对你有帮助 --

※ 发信站: 批踢踢实业坊(ptt.cc) ◆ From: 61.70.172.215