作者bbogod ()
看板Electronics
标题[问题] MOS 漏电流观念问题
时间Fri Mar 21 23:58:58 2014
过去电子学没有学得很好
想请问懂电子学的人可以指证我这想法是否有误
以MOS为例，
1.当漏电流(subthreshold current)产生时，是因为MOS不导通，
D端和S端的电压差造成漏电流。
2.当漏电流(gate-oxide current)产生时，是因为氧化层太薄，当MOS导通时
会产生闸极漏电流(Igd,Igs,Igb)
总结:MOS导通=>Igate，MOS不导通=>Isub
以上的观念是否有误呢??
--
推 weltschmerz:超可爱，快转可爱版 02/25 08:32
→ l1l1l1l1:可爱版是什麽鬼?不会真有这种版吧? 02/25 09:20
※ l1l1l1l1:转录至看板 cute 02/25 12:18
推 l1l1l1l1:干,还真的有这种版 02/25 12:18
推 ntitgavin:那是中国科技大学版 02/25 12:41
--
※ 发信站: 批踢踢实业坊(ptt.cc)
◆ From: 1.172.188.42
1F：推 jamtu:你的结论可能是对的 但描述方式我不认为合适 03/22 00:14
2F：→ jamtu:应该说 在一个制程底下 这两者是并存的 03/22 00:16
3F：→ jamtu:只是在不同的操作情况 我们在意的影响不一样 03/22 00:17
4F：→ jamtu:你倒数第二行的 => 会让人认为是去硬记的 03/22 00:17
5F：→ jamtu:但是MOS导通时 观念上本来就不会去定义IDS的漏电流 03/22 00:18
6F：→ jamtu:而且MOS不导通时 Igate是否存在 也要从模拟验证一下 03/22 00:19
7F：→ jamtu:这种非理想效应 绝不是说一就一 说二就二 因为制程很复杂 03/22 00:19
8F：→ jamtu:不可以用死记的方式去描述 一定要从应用的角度来理解才可以 03/22 00:19
9F：推 deathcustom:Isub/Igd/Igs/Igb这些都要从固态物理机率的观点去看 03/22 00:43
10F：→ deathcustom:所以到底甚麽状况会发生甚麽，严重程度其实不能二分 03/22 00:44
11F：→ deathcustom:VDS电压差跟氧化层太薄(VGS太大)是表象的原因 03/22 00:46
12F：→ deathcustom:但是发生的其他条件不能这样死记 03/22 00:47
先感谢上面两位的告知，目前因为要将电路加上Body-bias机制
想先厘清就以总结的那样想法去做Body-bias会不会有问题?
而我的想法是说 Pull-down 的NMOS(Standard Vth)在不导通的时候维持Standard vth
在导通的时候，Body给予一个正电压使得Vth下降，可以让 pull-down 速度更快
那这样的方式有没有误呢
※ 编辑: bbogod 来自: 1.172.188.42 (03/22 01:02)
13F：推 Baneling:应该是在先进制程作数位电路吧 @@ 如果有制程档案 作简 03/22 01:07
14F：→ Baneling:单的模拟应该就可以验证你的想法可不可以用在真实实作上 03/22 01:08
15F：→ Baneling:观念上还蛮合理的 可以用模拟来验证看看 但你在操作模式 03/22 01:09
16F：→ Baneling:的时候 应该还是会有来自gate的leakage如果要量化还是要 03/22 01:10
17F：→ Baneling:去分析MOS的model 03/22 01:10
如果真的观念这样是对的，我拿一个inv做模拟
依照我这样说的方式加入body-bias机制，应该会得到1.速度加快 2.漏电流可能会增加
但我模拟出来的数据却不是我说的这样@@"所以我才怀疑是不是我观念哪边有误
※ 编辑: bbogod 来自: 1.172.188.42 (03/22 01:36)
18F：推 deathcustom:速度会加快，但是漏电流我想是不会增加der 03/22 07:00
19F：推 Baneling:也有可能是model的问题 要看看你使用的model有没有描述这 03/22 12:02
20F：→ Baneling:些特性 (例如leakage) 03/22 12:02
21F：推 jamtu:你用先进制程的话 最好还是不要用基本半导体物理去看才对 03/22 13:15
22F：→ jamtu:你怎麽知道你以前学的东西是valid?? 03/22 13:16
23F：→ jamtu:老实讲 先进制程那些MOS的做法 早就已经跟教科书不一样 03/22 13:16
24F：→ jamtu:在模拟漏电流相关的问题时 最好先不要抱有任何成见 03/22 13:17
25F：→ jamtu:你要从实际操作的case 从系统的角度 去看你有没有好处 03/22 13:17
26F：→ jamtu:也就是说 给一个有频率的signal进inverter 03/22 13:17
27F：→ jamtu:你DGSB这四个点node current的变化 不要预设任何立场 03/22 13:18
28F：→ jamtu:假设你相信model是准的 他出来是多少就是多少 03/22 13:18
29F：→ jamtu:不能用你以前学到的知识一对一去看 那通常会不对 03/22 13:18
30F：→ jamtu:假设你不相信model是准的 很抱歉100%无解 03/22 13:19
31F：推 jamtu:当然，你也可以花时间去看paper，人家怎麽去描述"先进制程" 03/22 13:19
32F：→ jamtu:下的非理想效应 03/22 13:19
33F：→ jamtu:你想做的事情方向可能没有做 但或许你忽略了 03/22 13:21
34F：→ jamtu:先进制程下面其他任何可能的因素 03/22 13:21