作者obov (恩登)
看板Electronics
标题Re: [问题] 分数PLL SDM noise model 问题
时间Mon May 5 08:01:47 2014
※ 引述《jamtu (月光下的智慧)》之铭言：
: 先说我不是做FNPLL
: 但是有做一点SDM
: 我就一些基本且直觉的角度来解答这件事情
: 如果有专门做FNPLL的板友请不吝指教
: SDM是一个非线性系统
: 原因是quantization noise跟signal非线性相关
: 只是大部分实际应用的case
: 统计上quantization noise趋近於additive white noise
: 所以我们可以用线性的方式去model white noise
我也很多年没碰PLL惹
不过人生怎摸样都离不开noise & jitter 所以就大概回一些原则概念
sdm在pll里面跟在adc dac里是完全不一样的东西
因为一般情况pll除多少是定值(SSC等例外)
定值->sdm->noise?
要说他是noise当然也对 看你怎麽定义noise
可以很确定的是 除100.1跟除100.2出来结果完全不一样
如何把它跟VCO phase noise等一概论?
要懂/作sdm pll
必须先:
1.懂pll
2.懂fn pll
别说我太呛喇
类比电路不好混der
早就建议大家投笔从G惹
--
※ 发信站: 批踢踢实业坊(ptt.cc), 来自: 76.103.54.184
※ 文章网址: http://webptt.com/cn.aspx?n=bbs/Electronics/M.1399248109.A.407.html
1F：推 r30385:你的开头呢 05/05 10:37
2F：推 DaHahn:身寸☆惹ㄦ 05/05 12:30
3F：推 Baneling:身寸!! 05/05 12:58
4F：推 luckeboy:超强! 不过最後段最中肯 很难混DER 05/05 13:02
5F：→ p20162:没身寸☆惹ㄦ给箭头 05/05 13:54
6F：推 jamtu:高手 05/05 17:36
7F：推 chjh20223:真的难混QQ 05/05 22:24