作者zmudd (Zmud)
看板Electronics
标题[问题] Verilog instance 是都要宣告成wire吗?
时间Tue Sep 8 20:46:44 2015
请教Verilog instance connect是input/output都需要宣告成wire吗?
Ex. module abc (a1, a2 , c)
input a1, a2;
output c;
wire a1, a2;
wire c;
adder xadder (
.a(a1),
.b(a2),
.c(c)
);
endmodule
//////////////////////////
module adder (a,b,c)
input a,b;
output c;
wire c =a+b;
endmodule
请问在module abc是a1, a2, c 只要是port 都要宣告成wire?
还是只要 input要自己宣告 wire?
output 自动是会变 wire? 可不宣告
请问哪样才是正确的呢?
谢谢大家
--
※ 发信站: 批踢踢实业坊(ptt.cc), 来自: 111.82.133.94
※ 文章网址: https://webptt.com/cn.aspx?n=bbs/Electronics/M.1441716407.A.0A2.html
1F：→ lovepy: 都不用再wire一次 只写input或output的话就自动是wire了 09/08 21:47
2F：推 pbzw: 不用 09/09 00:38
不好意思,如果是multi-bit 的也不用? 谢谢
※ 编辑: zmudd (60.251.198.231), 09/09/2015 10:34:42
3F：推 kyo547896321: multi-bit 依旧是in/output啊，一样不用 09/09 19:18