作者CCMAKE (夏夜晚风)
看板Electronics
标题[问题] 请问有关Systemverilog的书或教学
时间Fri Oct 23 16:06:27 2015
各位大大好
小弟最近被assign 要开始学systemverilog
之後要被抓去跑一些verification
因为之前只有接触过verilog (还弄不是很熟....XD)
找了一下市面上的书
居然寥寥可数
目前只有一本 SystemVerilog for Verification 是老板推荐的
但是我看里面没有甚麽是比较真实的sample
就像是一般verilog的书 (如郑羽伸先生出的)
都会有大量实例 可以直接在 QuestaSim上面跑
所以想要请教各位有在用systemverilog的大大
刚开始都是怎麽入门的?
有没有比较推荐的书或是课程可以介绍给小弟呢?
感激不尽!! ^_^
--
※ 发信站: 批踢踢实业坊(ptt.cc), 来自: 111.250.120.64
※ 文章网址: https://webptt.com/cn.aspx?n=bbs/Electronics/M.1445587590.A.D65.html
1F：推 dasala: 是要弄UVM吗 10/23 16:08
2F：→ CCMAKE: 是的 但是老板叫我先自学systemverilog开始....T_T 10/23 16:58
3F：→ CCMAKE: d大有甚麽好建议吗? XD 10/23 16:58
4F：→ TripleC: Chris Spear 10/24 06:12
5F：→ TripleC: 自己弄一个sandbox从小东西开始做 写一个很小的class 里 10/24 06:15
6F：→ TripleC: 面几个random variables 写几个constraint 再写些methods 10/24 06:15
7F：→ TripleC: , loop 感觉一下 10/24 06:15