作者sovereignty ( )
看板Electronics
标题Re: [问题] 拿到一个制程档发现Model有很多
时间Thu Mar 10 15:12:26 2016
※ 引述《deathcustom (第三人的到来)》之铭言:
: ※ 引述《cpyi (cpyi)》之铭言:
: : Hi,
: : 我拿到一个TSMC的制程档,里面NMOS的Model有很多,nch.1,nch.2....
: : 要用哪个?
: : (不是盗版喔,只是其他人都用Spectre没用Spice他们不会看)
: 基本上TSMC的制程档是用piece-wise polynomial的方式
: 来去描述不同的W,L对应的制程参数
: 所以他会有
: {(W1,L1),...(Wm,Ln)}的矩阵方式来定义多个参考点界定出nch.1~nch.9之类的区块
: 相对地,UMC的方式是直接polynomial的方式来描述不同的W,L对应的制程参数
: 基於这样的方式,谁会比较精准就不言而喻惹~"~
用专业的术语来说这叫 binning。SPICE model 有两种做法:
binned model
(如台积) vs.
global model (如联电)。
对 binned model 而言,modelcard 依照不同的 W/L (FinFET 的话 W 变成 NFIN)
分为许多个 bin,可以这样想像,不同的 W 和 L 把元件尺寸切割成很多小箱子,
每个箱子里各装有一组 SPICE 参数。工程上我们将一个 "大" 元件在不同尺寸下
的行为用许多 "小" 元件来逼近。例如 NMOS 的第一个 bin (nch.1) 和第十个
bin (nch.10) 可能会有不同的 VTH0 值,为什麽呢?因为 threshold voltage
是会随 W/L 而不同的 (为什麽请参见元件物理)。
真实的 modelcard 更为复杂,每个参数 (如 VTH0) 会有四个 term,分别是
R (root)-term (以 VTH0 表示)
L-term (以 LVTH0 表示)
W-term (以 WVTH0 表示)
P (area)-term (以 PVTH0 表示),其中 P = W * L
每个 bin 中的等效 VTH0 值是 VTH0, LVTH0, WVTH0, PVTH0 的线性函数
(此 binning equation 请见任一 SPICE model manual),同理,VTH0 以外
的等效参数值算法也一样。
当 simulator (如 Hspice 或 Spectre) 要执行模拟时,第一步是先将整张
modelcard 读进去 (把所有的 bin 所有参数都读进来),然後再根据 netlist
的 instance parameters (如 W, L, NF 等) 做 select bin 的动作。
每个 bin 会有 Wmin, Wmax, Lmin, Lmax 四个边界,边界上的等效参数值是连续
的,举例来说假使 bin A 和 bin B 相邻,那麽你用 bin A 的那组参数或用 B
的那组参数去算等效值,结果会一样。
举例 netlist 这样写 m1 d g s b nch W=10u L=1u,Hspice 首先会去找 W=10u
L=1u 的 bin 在哪里,假使是第八个 bin 好了,这时候 Hspice 就把这个 bin
的所有等效参数值依照 binning equation 通通算出来,然後带进 model
equation (如 BSIM4, BSIMCMG 等) 把电晶体的电流、电荷算出来,然後再根据
netlist 的电路结构去解 KVL, KCL 直到解稳定为止。
回到原问题,要使用哪一组参数是 simulator 根据你设定的 W/L 决定的,如果
你知道你的元件尺寸,查一下就知道是哪个 bin 了,如果想要知道某一等效参
数值,可以把 binning equation 带进去算一下就知道。事实上 Hspice 的
output log file (.lis) 会秀出你使用的 bin,某些 output template 语法也
可以输出 simulator 使用的某些等效参数值供你验证。
global model 的作法是把整个 scope (SPICE model 的适用尺寸范围) 想像成
一个 "大 bin",在这个大 bin 内用 L-term 描述 L trend,W-term 描述 W
trend,而 P-term 描述同时与 W 和 L 连动的 trend。用三维空间来想 (x, y,
z 分别是 W, L, 等效参数值),每个参数都是一个曲面,我们可以用 R-term
调曲面的整体高低,W-term 调 x 轴斜率,L-term 调 y 轴斜率,P-term 调对
角线斜率。
binned model 比 global model 难做多了,某种程度上可以说是一点一点刻出
来的,工厂对 SPICE wafer 撒下各种 W/L (特别是客户需要的 W/L) 的大量元
件,量测实验室的助工操作自动化机台日以继夜的量 Id-Vd, Id-Vg, C-V 资料,
SPICE 工程师针对每个 W/L 组合调出一组 SPICE 参数 (pm file),然後最後
再把数十个小 pm file 组装成一张 modelcard,就形成你所看到的 nch.1,
nch.2 等落落长的长相了。
辛苦的代价就是准度高。但缺点是如果 bin 和 bin 之间的参数变化太过剧烈,
容易造成某些内插的 W/L 等效参数不平滑,在某些电路模拟会造成问题。所以
fit 完後,W-, L-trend 修来修去常常花很多时间。
仅以此打油诗,纪念过去在台积 SPICE team 的三年多时光。
量测日当午,修 trend 到想吐。
谁知 modelcard,bin bin 皆辛苦。
--
※ 发信站: 批踢踢实业坊(ptt.cc), 来自: 73.70.207.25
※ 文章网址: https://webptt.com/cn.aspx?n=bbs/Electronics/M.1457593951.A.78C.html
1F:推 Baneling: GG轮班救台湾!!! 03/10 18:07
2F:推 chienjr: 台湾GG前最後防线的战士辛苦了 03/10 21:17
3F:推 kerkerker: 已跪! 好文 好诗! 03/10 21:33
4F:推 ShineOnYou: 好文必推 03/10 22:54
5F:推 cebelas: Sieg G 嗡 03/10 23:08
6F:推 obov: 记得当年某厂某制成还会不连续QQ 03/11 00:05
7F:推 trueclamp: 辛苦了,讲解也非常详细。 03/11 01:11
8F:→ sovereignty: BSIM4 有一些先天缺陷会造成 binning equation 不连 03/11 09:11
9F:→ sovereignty: 续,BSIMCMG 好很多。 03/11 09:11
10F:推 yuray12: 大推啦!!! 03/11 11:06
11F:推 cpyi: 专业 必推 03/11 13:16
12F:推 patentstm: 这... 该说binding人出现了吗 03/11 14:27
13F:推 wxes60711: 专业~!! 03/11 15:59
14F:推 bopanda: 推 03/14 18:13